第四章——存储系统和结构

1：存储器分类

1） 作用：高速缓冲存储器（Cache），主存储器，辅助存储器

2） 存取方式：随机存取存储器（RAM），只读存储器（ROM），顺序存取存储器（SAM）

        直接存取存储器（DAM）先找到小区域，再在小区域中顺序检索或等待

3） 存储介质  磁芯存储器——破坏性读出，信息不因断点而丢失

                          半导体存储器——信息因中断而丢失

                          磁表面存储器、光存储器

 

2：存储系统的层次结构

1） Cache-主存存储层次：解决主存速度不足

2） 主存-辅存存储层次（虚拟存储系统）：解决主存容量不足

 

3：主存储器——存储体、地址译码驱动器、I/O、读写电路

 

4：大端方案：字地址等于最高有效字节地址，字地址总是4的整数倍，用地址码的最末两位区分同一字的不同字节

      小端方案：字地址等于最低有效字节地址，字地址总是2的整数倍，用地址码的最后一位区分同一字的不同字节

 

5：主要技术指标

1） 存储容量

2） 存取速度：存取时间，存取周期，主存带宽（每秒从主存进出信息的最大数量）

3） 可靠性：规定时间内，存储器无故障读写的概率

 

6：数据在主存中的存放

1） 不浪费存储器资源的存放方法

2） 从存储字的起始位置开始存放【浪费比较严重】

3） 边界对齐的数据存放方法

 

7：RAM记忆单元电路

1） 6管SRAM（静态RAM）  用双稳态触发器来记忆信息

        T1管截止、T2管导通，表示存储1；反之表示存储0

        当字线处于低电平时，该记忆单元未被选中，T3和T4管截止，原存储信息保持不变；当字线处于低电平时，该记忆单元被选中，可进行读写操作，T3和T4管导通，读写操作靠I/O线上的高低电平来实现

        存取速度快，集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统

2） 4管DRAM（动态RAM）靠MOS电路中的栅极电容C1和C2来存储信息

        C1上无电荷、C2上有电荷表示存储1,；反之表示存储0

        集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统

3） 单管DRAM

        C上有电荷，表示存储1；反之表示存储0

        功耗更小、集成度更高

 

8：动态RAM的刷新：由于电荷的泄露，动态RAM上存储的信息会丢失，因此每隔一定时间必须刷新；一般最大刷新间隔为2MS或4MS甚至更大

      刷新方式

1） 集中刷新方式：按照存储芯片容量的大小几种安排若干个刷新周期，刷新时停止读写操作；该段时间称为“死区”

        刷新时间 = 存储矩阵行数 * 刷新周期

2） 分散刷新方式：把刷新操作分散到每个存取周期内进行，此时系统的存取周期被分为两部分，前一部分时间进行读写操作或保持，后一部分时间用于刷新操作

        缺点是刷新过于频繁，二是加长了系统的存取周期，降低了整机的速度

3） 异步刷新方式：把刷新操作平均分配到整个最大刷新间隔时间内进行

注意：刷新是一行一行进行的，每一行中各记忆单元同时被刷新，故刷新操作仅需要行地址，不需要列地址

            刷新周期与读写周期时间是一致的

 

9：RAM芯片：通过地址线、数据线和控制线与外部联系   容量示例：1024 * 4

1） 地址线    单向输入，数目与芯片容量有关   10

2） 数据线    双向的，与数据位数有关     4

3） 控制线    读写控制线和片选线；读写控制线可以是一条，也可以是两条

 

10：RAM芯片中的地址译码线路能把地址线送来的地址信号翻译成对应存储单元的选择信号

假设存储器为M个字的存储器，每个字b位

1） 单译码方式，对应每个地址都有唯一二进制串相对应，所以需要的地址位n，2^n>=M

2） 双译码方式，把K位地址线分成接近相等的两段，一段用于水平方向作X地址线，一段用于垂直方向作Y地址线，同一个字的b位排列在Z方向上，因此需要n位，

        2^(n/2) * 2^(n/2) >= M

 

11：主存容量的扩展

1） 位扩展    只在位数方向扩展，而芯片的字数和存储器的字数是一致的

                        各芯片共享地址线，但需要有单独的数据线

2） 字扩展    仅在字数方向扩展，而位数不变

                        各芯片拥有的地址线由该芯片容量决定，地址总线的高位地址线将经过地址译码器产生片选信号，决定选中的芯片；数据线被各芯片共享

3） 字和位同时扩展   

注意：一条数据线仅能传递一位

 

12：片选信号的产生

        线选法、全译码法、部分译码；部分译码会出现一个存储单元对应多个地址的现象，成为地址重叠

 

13：主存储器和CPU之间的连接

1） 接口：存储器地址寄存器（MAR），存储器数据寄存器（MDR）

        地址先经过MAR，再传到地址总线；数据从内存传到CPU，先经过MDR，再传到数据总线

2） 基本操作：读/写；同步存储器存取（采用统一时钟）、异步存储器存取（没有采用统一时钟，采用一个信号MFC来表明内存的工作是否做完）

 

14：主存的存取速度是计算机系统的瓶颈，因此，需要采用某些技术来提高访问速度

1） 并行访问存储器，多个存储器共享一套地址寄存器和译码电路，可使主存带宽提高n倍

2） 交叉访问存储器，各存储模块具有各自独立的地址寄存器、读写电路和数据寄存器

 

15：地址映像：把主存地址空间映像到Cache地址空间

        全相联映像、直接映像、组相联映像

 

16：Cache更新策略

1） 写直达法：CPU在执行写操作时，必须把数据同时写入Cache和主存

2） 写回法：CPU在执行写操作时，只写入Cache，不写入主存。仅当需要替换时，才把已经修改过的Cache块写回主存

 

17：快表——当前最常用的页表信息存放在一个小容量的高速存储器中

         慢表——存放在主存中的页表