- 博客(85)
- 收藏
- 关注
RSS订阅原创 MATLAB ADC 码流触顶诊断：命中数、缺口分段与削顶不可辨识性
采集日志里连续出现最大码，并不等于已经证明模拟前端削顶。整数最大码可能来自正常量化、数字限幅、协议解析错误，也可能确实来自过量程。工程分析首先应该回答“观察到了什么”，再讨论“是什么造成的”。本文把问题收敛为一套可复用的离线诊断：统计上下轨命中与邻轨命中，列出不跨缺口的同轨样本段，并把越界数据和缺失数据单独留存。输出不是“已确认削顶率”，而是。
2026-10-27 13:29:08
317
原创 FPGA 三点中值滤波：不补零、不丢背压样本的流式实现
输入是无符号 W bit（支持 1～32）数。只统计握手成功的样本，定义输出为。它是因果、尾随三点窗口，不是以当前样本为中心、需要未来点的离线滤波。复位后前两个输入仅填充历史，不输出；第 3 个及之后每个成功接收的输入产生一个输出。因此一个连续片段的 N 个输入产生 max(N-2,0) 个输出。不做前后补零，不自动 flush 出最后两点。输入空闲几个周期不推进窗口；背压时没有成功握手的数据也不得写入历史。s_ready =!rst && (!。当旧结果被接收的同时可接收新输入并写入新结果；
2026-10-27 12:20:14
326
原创 FPGA 二进制数如何变成十进制显示：可背压的逐位 BCD 转换器
将 ADC 计数、测量结果或采样频率显示到数码管时，内部二进制值不能直接作为十进制位使用。这里实现无符号二进制到 packed BCD 的逐位转换：每个十进制位占 4 bit，最低 nibble 为个位，例如十进制 123 对应12'h123，不是字符串，也不是二进制的12'd123。本文只负责数值表示转换，与既有数码管扫描/计数器文章不同：不含动态扫描、位选、段选和按键逻辑，可独立接到数码管或串口格式化链路。
2026-10-27 11:41:35
294
原创 FPGA 多通道 DAC 目标码影子寄存器：成组提交、同拍写入与快照边界
三个通道的一组目标码需要一起生效，但控制端每拍只能写一个通道。直接把写值交给后级，会在更新途中出现“通道0已经是新目标，通道1和2还是旧目标”的混合状态。本文用两组数字寄存器解决这个局部问题：shadow暂存逐通道写入，active仅在提交边沿取得整组快照。重点是多通道一致性、同拍优先级和非法索引。这里没有PWM周期发生器、DAC限速算法、SPI或LDAC驱动，不声称真实DAC模拟输出同时更新。
2026-10-26 09:39:06
250
原创 FPGA Internet Checksum 字节流累加：奇数字节补零、回卷进位与背压边界
一串字节进入 FPGA 后，校验和并不只是“每两个字节相加”。末尾可能只有半个字，16 位之外的进位不能丢，结果还可能被下游暂停接收。若把这几件事混在未经验证的累加器里，常见偶数长度短包能过，奇数包或全一数据就会出错。本文限定为独立的 Internet checksum 运算核：输入字节及帧末标志，输出 16 位结果。没有 Ethernet、IP、UDP 封装，也没有真实网络收发；网络字段位置、伪首部和协议适配由调用者负责。
2026-10-26 08:57:00
185
原创 MATLAB 角度解缠遇到丢样：先分段，再说明圈数为什么不可恢复
图的第一行只画观测点，不跨缺失区连线；数据是本文构造的确定性轨迹，不是设备采集：初值 170°，角速度 160°/s，中间删去时间区间，并将一条角观测置为 NaN。单凭三条观测，同样可能对应 170°、550°、930°：每次增加 380°，取模后仍得到相同的观测。任何只接收这些包裹角的算法，都无法判断物体每次增加的是 20° 还是 380°。本文讨论角度的整数圈分支，以及 NaN 和时间缺口两侧的局部参考，不重复那组余弦实验。分段解缠的价值，是把“可以做局部连续表示”的区间和“没有证据连接”的区间分开。
2026-10-26 00:08:12
435
原创 FPGA DAC 目标码限速器：每拍限步、目标反向与满量程跨越的实测验证
给 DAC 更新目标码时，目标可能从正值突然跳到负值。若希望数字控制量逐步靠近目标，需要约束的是“本次更新离旧值最多多远”，并在最后一步恰好停在目标。它与一直加固定增量的累加器不同：目标和最大步幅都可以变化，方向也会反转。本文实现一个 W 位有符号目标码限速器。它限制，没有模拟 DAC 输出级，不保证真实电压无过冲或某个器件的建立时间。
2026-10-25 23:16:47
342
原创 FPGA ADC 码流窗口统计：码型转换、峰峰值与最后一个样本的自检实验
ADC 采样数据到达 FPGA 后，常需要每收到 N 个样本就报告一次最小值、最大值、峰峰值以及端点码出现次数。这里的难点并不在比较器本身：offset binary 不能直接当二补码比较，最后一个样本不能漏算，下游停顿时也不能把结果覆盖。本文实现一个独立的数字统计核心，统计窗口由定义。气泡和背压会改变窗口持续时间，所以它不是固定时间长度的测量窗，也不是 ADC 引脚接收器。
2026-10-25 22:11:12
318
原创 MATLAB 因果采样保持：用历史匹配和数据年龄防止未来信息泄漏
只选查询时刻之前的最新记录，再检查数据年龄与NaN有效性。附完整MATLAB函数、原生三联图和独立实测，区分无历史、过期、测量缺失，并说明事件时间因果性不等于线上已收到。
2026-10-23 20:29:25
370
原创 FPGA 不用浮点开平方：逐位恢复整数平方根、余数与完整握手验证
从逐位恢复算法推导整数平方根与余数，给出完整SystemVerilog核心、自检TB及真实XSim波形。验证最小/奇数位宽、结果背压、同拍消费与接收、复位请求守恒，并保留主TB覆盖缺陷的发现、修复和重跑证据。
2026-10-23 19:32:21
289
原创 FPGA 小数据字如何纠错：完整实现并验证扩展 Hamming (13,8) SECDED
完整实现8位数据的扩展Hamming (13,8) SECDED组合编解码器，用真实XSim穷举单错、双错与8192种接收字。附完整RTL、自检TB、VCD波形及4种故障反例，说明非法syndrome、三错误纠正和四错漏检的边界。
2026-10-23 17:58:16
328
原创 FPGA 实战：W1C 中断状态寄存器，事件置位与软件清除撞在同一拍怎么办
实现32位W1C中断寄存器核心，明确事件置位优先、字节写使能与IRQ屏蔽的独立语义。提供完整RTL、自检TB、真实XSim波形，以及35302周期独立复核和4种故障反例；说明读改写风险与事件合并边界。
2026-10-22 17:23:08
354
原创 FPGA 实战：把 8 位字节流装进 32 位字，如何守住 keep、last 和字节守恒
实现受限单流8→32位RTL打包器，用完整SystemVerilog与XSim实测核对低位字节顺序、尾字keep/last、背压保持、同拍替换和复位丢弃。提供完整自检TB、真实VCD波形及四种故障反例，说明截断帧与系统复位边界。
2026-10-22 15:57:19
251
原创 MATLAB 工程实验：滞回加持续时间报警，把 UNKNOWN 留在状态机里
不等间隔采样的报警不能用连续点数代替持续秒数。本文给出双阈值滞回、进入/退出持续时间和 UNKNOWN 恢复策略的完整 MATLAB 状态机，展示 R2025b 实测事件表与1024组独立参考枚举，并说明质量缺口、无效观测和在线 watchdog 的边界。
2026-10-21 16:08:17
318
原创 MATLAB 工程实验：从相邻块均值手写重叠 Allan 偏差，数清有效项
从等间隔速率样本直接构造相邻块均值差，手写重叠 Allan 偏差。本文给出完整基础 MATLAB 代码、手算基准、R2025b 实测曲线及独立双循环与相位参考，说明 K=N-2m+1 为什么不是独立自由度，以及末端只剩一项时能计算却不能贸然下结论的边界。
2026-10-21 16:04:00
228
原创 MATLAB 工程实验：不等间隔流量积分，先把缺口与覆盖率说清楚
不等间隔流量记录如何积分，才不会把通信缺口误当成已知面积？本文按相邻区间质量计算梯形面积、分段账本和时间覆盖率，给出完整 MATLAB 源码、R2025b 实测数据及同样采样值却有不同真实总量的反例。
2026-10-21 15:56:35
367
原创 FPGA 串行无符号除法器：用商余数不变量检查除零、迭代末拍和忙时请求
8 位串行无符号除法器如何守住商余数不变量？给出完整 RTL、自检测试和 XSim 实测波形，穷举操作数并检查除零、末拍、忙时请求、持续 start 与复位中断边界。
2026-10-20 11:57:30
87
原创 AXI4-Lite 写寄存器：AW/W 不同拍到达时怎样配对，并守住 B 通道背压
AXI4-Lite 写地址与数据可以不同拍到达。用可复现 RTL 和 XSim 仿真说明独立暂存、请求配对、WSTRB、B 通道背压及复位中断，给出完整代码、时序图与失败反例。
2026-10-20 11:27:16
547
原创 MATLAB 只剩批次摘要怎么合并方差：用 n、mean、M2 保留批间差异
批次原始数据已经丢失，只剩样本数、均值和 M2 时，怎样正确合并总方差？用 MATLAB 实测解释批内与批间差异、样本方差分母、单点批次和顺序误差，并给出完整复现代码。
2026-10-20 10:56:01
134
原创 MATLAB 离线尖峰标记：局部中位数与 MAD，为什么必须保留替换掩码
用基础 MATLAB 实测局部中位数与 MAD 尖峰检测，区分候选、保护与实际替换。解释零 MAD、端点未评估、合法瞬态误判及多数污染漏检，提供完整可复现代码和保留原值的审计掩码。
2026-10-20 10:24:13
244
原创 MATLAB 一阶模型辨识：训练误差很小，为什么自由运行仍然跑偏
用基础 MATLAB 建立一阶动态模型，按时间分离训练与留出数据，对比一步预测、自由运行和输入错位。包含完整代码、R2025b实测图与结果，并说明含噪回归量和可辨识性边界。
2026-10-20 09:28:58
322
原创 FPGA事件时间戳遇到回绕：模减法能算什么，不能算什么
计数器回绕后，模减法能恢复小于一个模周期的间隔，却无法分辨丢失的整圈。用Vivado实际仿真核对首事件、连续事件、复位和跨零边界，对照3拍与19拍的相同余数，附完整RTL、独立测试、真实波形及最小复现命令。
2026-10-19 10:50:10
395
原创 FPGA DDS频率字算对之后：把ROM输出与相位标签对齐
DDS频率字正确仍可能出现相位标签错拍。本文区分频率取整、使能气泡与同步ROM延迟，用Vivado实际仿真核对接受、输出和消费三拍关系，覆盖回绕、频率切换、中途复位及故障变异，提供完整RTL、测试代码和命令。
2026-10-19 10:19:25
285
原创 MATLAB正弦查表误差预算：表加倍之前先看插值和量化
正弦查表误差由表长、插值方式和幅值量化共同决定。用基础MATLAB比较零阶与周期线性插值，分开实际扫描误差和数学上界，检查跨周期端点与对称整数码。附完整代码、真实实验图及工程误差预算步骤。
2026-10-19 09:49:00
265
原创 MATLAB滑动RMS如何接报警：窗口未满和缺样不能当成正常
实时RMS报警不能只看一个数值。用基础MATLAB实现因果完整窗，把value、valid、alarm同时输出，测试启动未满窗、NaN/Inf缺样、范围错误与大值离窗后的恢复。附完整可运行代码和真实实验图。
2026-10-19 09:18:33
239
原创 MATLAB阶跃响应怎么量：别把最后一个采样点当成稳态
用基础MATLAB复现阶跃响应指标：区分指令目标与真实输出稳态，检查10%–90%上升时间、超调和2%带内尾段。通过截短记录、后续扰动和稳态误差反例，解释哪些结论只能限于已观察样本。附完整代码和真实运行结果。
2026-10-19 08:44:55
223
原创 FPGA SPI Mode 0 从机接收：最后一个字节究竟在哪一拍被取走
以 Mode 0 的 SCLK 域接收为例，拆解第八个上升沿的数据拼接、同拍消费与片选中止。通过单字节后停钟、连续字节和残帧恢复测试定位最后字节丢失问题，附完整 RTL、自检测试台、真实波形和跨时钟接入边界。
2026-10-18 10:48:23
135
原创 FPGA PWM 动态调占空比：影子寄存器怎样保证整周期更新
从周期中途改占空比导致的短脉冲出发，实现带影子寄存器的整周期 PWM 更新，明确边界同拍写入优先级、0%/100%及越界钳位。附可运行 RTL、自检测试台、真实仿真时序图和接入步骤。
2026-10-18 10:17:31
150
原创 MATLAB 推导整数 FIR 位宽：乘积、累加器与饱和位置
用基础 MATLAB 的 int64 精确模型推导整数 FIR 乘积与累加器范围，比较逐级饱和、末级饱和和回绕，复现负数舍入与部分和溢出反例。提供完整脚本、实际测试图和面向 RTL 的位宽接入步骤。
2026-10-18 09:46:55
124
原创 MATLAB 单边 PSD 怎么算对：窗能量、奇偶 FFT 与积分功率
从V²/Hz单位出发，用基础MATLAB构造单边PSD，检查窗能量归一化、奇偶FFT端点、补零和Parseval积分。用0.655 V²实测结果与相干增益、trapz及边缘脉冲反例定位尺度错误，附完整代码。
2026-10-18 09:16:08
409
原创 MATLAB 降采样工程实战：抗混叠 FIR、启动稳态与抽取相位
用基础 MATLAB 复现四倍降采样：设计191抽头抗混叠FIR，量化通阻带与900 Hz干扰折叠，区分群延迟和启动稳态，并保持分块抽取相位。附完整代码、实测图和可检查数值。
2026-10-18 08:44:45
321
原创 MATLAB 线性去趋势为何损伤低频正弦：联合最小二乘估计幅相与漂移
MATLAB R2025b 实测：已知频率低频正弦先去趋势再拟合，幅值由 0.8 偏到 0.68649；联合拟合恢复幅相与漂移。完整代码对照双边残差化、错频与短窗条件数，并用独立 QR 边界补测复核。
2026-10-17 12:31:04
254
原创 MATLAB 分块 FIR 滤波如何保持连续：用 zi/zf 消除重复启动瞬态
用 MATLAB R2025b 实测 33 抽头 FIR 的连续分块、zi/zf 状态传递、单点多通道块和有限流补尾。保留状态误差约 2.22e-16，每块清零误差约 1.149，附完整代码与边界检查。
2026-10-17 12:00:12
421
原创 FPGA 复位回归实验：双时钟停钟、释放中重入与消费端首拍自检
用 Vivado XSim 2022.1 实测异步置位、同步释放，覆盖双时钟停钟、释放中重新复位及业务消费首拍。提供完整 RTL、自检 TB、5 个变异反例和 2 至 8 级独立边界复核。
2026-10-17 11:25:41
220
原创 FPGA 去抖回归实验：N−1/N 边界、候选中断清零与 5 个变异反例
用 Vivado XSim 2022.1 实测连续样本去抖，覆盖 N−1/N、N=1、位宽边界、候选中断与事件清零；完整 RTL、自检 TB、5 个变异反例及独立窗口模型帮助复现定位。
2026-10-17 10:54:39
237
原创 MATLAB 互相关测流水线延迟 手写重叠区间归一化并识别周期歧义
用真实 MATLAB 实验核对 +13 样本延迟、650 ns 换算、直流偏置误判及周期多解，给出重叠区间中心化归一化的完整代码和边界自检。
2026-10-17 10:23:30
171
原创 MATLAB 定点量化误差实验 半个 LSB 的界限为什么挡不住削顶失真
用可精确求和的码内扫描及确定性正弦，区分舍入误差、截断偏置、削顶失真与微弱信号量化，提供两个负向对照。
2026-10-16 10:28:32
405
原创 MATLAB 加窗后幅值为什么减半 用 Hann 相干增益与补零对照定位频谱标度错误
验证周期 Hann 相干增益、半频点幅值损失与补零后的正确归一化，包含完整代码、图形、数值断言和两个错误对照。
2026-10-16 08:59:01
298
原创 FPGA 有符号饱和累加器：反馈状态、反向恢复与 clear 优先级
从每拍饱和、回绕、仅输出限幅的不同状态轨迹出发，实现带同步复位、clear 和 enable 的有符号饱和累加器，检查反向恢复、事件标志和逐拍夹位的顺序相关性。提供完整 RTL 与自检测试。
2026-10-15 09:30:02
50
原创 FPGA 周期使能发生器：暂停保持相位、N 等于 1 与消费端的一拍延迟
实现一个带 run 控制的周期 CE 发生器，明确暂停保持相位、同步复位重启周期、N=1 连续使能，以及注册 CE 被下游消费时的一拍关系。提供完整 RTL、自检测试平台和单缺陷反例设计。
2026-10-15 09:27:47
263
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人