- 博客(3)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 2021-10-19 学习笔记 什么是 JK 触发器？
什么是 JK 触发器？先看结论，下图是正脉冲JK触发器：如果你看了我的上个学习笔记，将会发现上图和边沿触发D触发器相似，但是，还是有本质上的区别的，他们的区别才是重点。我们先把边沿触发D触发器里的两个电平触发D触发器换成电平触发SR触发器，那么他就是脉冲触发的SR触发器，如下图：等等，我们回顾下，之前接触到了两种触发方式，一种是电平触发（CLK为高电平则输出跟随输入变化），一种是边沿触发（CLK的上升沿到来则输出被输入改变一次），那么现在有了第三种触发方式：脉冲触发。什么是脉冲触发呢？回到上面
2021-10-19 11:20:55
5160
原创 2021-10-11 学习笔记 什么是D触发器？
D触发器是什么？按照国际惯例，先说结论：D触发器长这样D触发器右侧是一个与非门构成的SR锁存器，两个输入为低电平有效。两个输入分别接了一个与非门，左侧的两个与非门的输入中各一个接了CLK信号。（如果不知道什么是SR锁存器，先看上一篇文章）那么，我们可以从这里分析，假设CLK信号一直为1，那么把那个非门去掉的话，左侧相当于除CLK之外还有两个输入，而这两个输入经过与非门之后会被反相，那么此时的逻辑就与或非门构成的SR锁存器一致了（就和上篇文章里的那个跷跷板一致了）（注意与非门SR锁存器和或非门SR
2021-10-11 15:05:15
10206
原创 2021-10-09 学习笔记 什么是SR锁存器？（举例）
什么是SR锁存器？先说结论，典型的用或非门构成的SR锁存器可如下图（b）所示：图片来自《数字电子技术基础 阎石 第6版 208页》众所周知，或非门是当任一输入端输入高电平，则输出端即为低电平的逻辑门电路，只有当输入全为低时，输出才为高。那么在上图（a）中，假设v11输入1，v12为0时，G1的输出vO1即为0，而G2的输出vO2为1。有意思的地方来了，在这个情况下，令v12一直为0，因为vO2为1，无论v11怎样变化，vO1也一直为0不会变，相应的，vO2也一直为1不会变，这就达成了“锁存
2021-10-09 17:08:01
4300
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人