- 博客(4)
- 收藏
- 关注
原创 芯片设计中IO balance的约束
后端会根据模块摆放的位置给出一个大概的参考值。然后前段再添加约束,范围为采样周期的±10%(经验值)。对于输出PAD,约束寄存器到PAD的路劲。对于输入PAD,则约束PAD到采样寄存器之间的路劲。对于数据位宽大于1bit的接口,需要对数据以及相关控制信号进行balance约束。这里只例举了TXD0,RGMII的其它PAD也需要按照上述方式进行约束。
2024-05-24 15:14:16
167
原创 常用PT(primetime)命令
group-max_paths xx工具默认只报违反最大的路劲,这个开关可以指定数量-nworst xx 最差的xx条路劲。
2023-08-30 10:57:17
1138
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人