- 博客(13)
- 资源 (1)
- 问答 (1)
- 收藏
- 关注
RSS订阅
原创 实例化FFT（vivado） 以及matlab和fpga的fft结果对比
前言我是fpga小白，在vivado软件上实例化fft单元的时候，走了不少弯路；记录下来，能加深记忆，也希望能够帮助向我一样的小白，快速上手fft。一、FFTfft就是快速傅里叶变换，具体理论，课堂上课本上博客上都有，不赘述了。在这里我将使用vivado软件实例化一个长度为64的快速傅里叶变换IP核，并将运算结果和matlab中的运算结果相比较。二、使用步骤1.新建工程新建工程没啥好说的，如果有开发板，那就按照对应的型号芯片来创建，然后点击一万个next一万个finish就.
2020-09-30 15:24:02
8919
24
原创 zynq pl 发数据给 ps
pl端产生的数据信息发送给ps的过程中，踩了不少坑，记录一下；本文几乎没有理论的东西，大部分都是如何在软件上操作，代码是怎么样的，对新手非常友好；因此，大佬可以跳过了；推荐
2021-05-05 20:01:00
5332
5
原创 有符号十进制转二进制 matlab
matlab 调用 dec2bin（) 函数，传入负数就报错，做个笔记吧1.怎么用？当数字a大于0的时候，直接调用函数bin = dec2bin( a, 8 ); % 8 是指变成8位的二进制数，例如 a = 3 ，则 bin 就是 0000_0011当数字a小于0的时候，这样操作：bin = dec2bin( a + 2^8 , 8 ); % 8 还是8位的意思，比如 a = -3 ,则 bin 就是 1111_1101 操作一个一维数组的时候就可以这样来% ===== ar
2021-03-31 16:14:00
4843
4
原创 java 队列 栈 stack queue
queue :add() ;poll() ;peek() ;Queue queue = new LinkedList<>();stack :push() ; //推进坑里pop() ; //从坑里炸出来peek() ;Stack stack = new Stack<>();
2020-12-27 00:37:51
504
原创 HashSet 遍历 HashMap遍历
HashSet 遍历 HashMap遍历1.HashSet 遍历import java.util.HashSet;import java.util.Iterator;import java.util.Set;public class Main{ public static void main(String[] args) { Set<String> set = new HashSet<>(); set.add("001");
2020-12-16 21:24:50
578
原创 小和问题 一个好例子
问题描述在一个数组中，每一个数左边比当前数小的数累加起来，叫做这个数组的小和。求一个数组的小和。例子 [1,3,4,2,5]1左边比1小的数：没有3左边比3小的数：14左边比4小的数：1,32左边比2小的数：15左边比5小的数：1,3,4,2所以小和为1+1+3+1+1+3+4+2=16这个例子总是看不明白，为什么呢？因为分治思想在这里体现的时候，会误导新手；这个例子很巧的，分治之后，都是左边小于右边的，如图：说巧不巧，人家就是有顺序的！，左边从小到大，右边从小到大，都是先天的有序
2020-10-04 22:01:48
145
原创 msib450i gaming plus ac 开机vga长亮
问题描述：电脑和往常一样开机，发现显示器没有任何信息，cpu gpu风扇都在转；仔细观察主板发现，自检灯里面 vga 是长亮的。解决方案：1.把内存条拔了重新插一下；2.还是不行，那就把内存条金手指用橡皮擦一擦，再装上。祝你好运，我就这么成功了！...
2020-09-28 11:03:08
3121
原创 用IP核实例化第一个FIFO （ISE版本）
ISE 用IP核实例化第一个FIFOfifo什么的道理我都懂，可是要怎么在软件里面表达出来，怎么用仿真看看例化的对不对呢？打开软件,创建工程打开这个软件，我用的是14.7版本，也就是最后一版的isenew project就不用说了，如图空白处右键 new source选中ip，起个名字，下一步然后就开始按照我的截图配置里面的参数，后面都有明确的说明，如果和我一样看不懂，那就复制然后百度翻译，就明白了；点击generate就好了；到此为止，一行代码都没有写，ise就帮我
2020-09-23 22:08:58
1934
原创 2020-09-23
状态机状态机：Moore型状态机的状态变化仅和当前状态有关；mealy型状态机的状态与当前状态和当前输入条件有关。状态机不是一个机器，也不是一个硬件（被自己蠢哭！），是一种设计软件或者实现某个系统的一种方法。速度和面积互换原则的应用乒乓操作：使用两个数据缓存区，降低存入缓存耗时带来的影响。串并转换：移位寄存器串并转化，多路并行操作流水线设计：将原本一个时钟周期完成的较大的组合逻辑通过合理的切割后，由多个时钟周期完成，模块复用带来成倍性能提升。（如fft）...
2020-09-23 21:27:01
82
原创 c# 保存bitmap 查看bitmap bmp
c# 保存bitmap四处查看怎么保存我的bitmap，什么打开文件，什么iostream，明明bitmap自带有save函数，我个憨憨！string path = "C:\\Users\\Qiang\\Desktop\\recordPic.jpg"; //地址随意修改，一定要两个斜杠，不然就报错bitmap.Save(path, System.Drawing.Imaging.ImageFormat.Bmp); ...
2020-09-20 19:25:38
708
2
原创 Verilog语法补充
##Verilog语法补充wire是传输的信号，reg是储存的信息；wire用assign赋值，reg需要再clk沿控制下完成存储，且必须在always块内完成。组合逻辑电路和时序逻辑电路的区别：组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。关于阻塞赋值：由于时序逻辑电路的赋值操作在always内完成，并且由沿触发，沿触发
2020-09-18 17:18:31
186
原创 realtek audio console 无法连接RPC
打开之后显示realtek audio console 无法连接RPC；1.确定驱动安装了2.确定服务打开了3.还不行，就在任务管理器里面，看看是不是禁用了开机自启了
2020-09-18 17:08:30
17296
原创 Verilog语法--菜鸡修炼心法
Verilog语法#11. 模块声明2. 端口声明：input output inout3. 常量4. 输入输出信号类型|：==wire reg==5. If和case用法；6. For循环：7. 任务8. Assign9. Always模块10. 运算操作符11. 赋值操作1. 模块声明Module nameOfModule(<端口名列表>);<逻辑代码>；Endmodule2. 端口声明：input output inoutInput + clk ：1bit时钟In
2020-09-17 09:53:38
207
vdma 使用向导 使用教程
2020-11-26
如何将字段作为参数传递给方法呢？或者有更好的实现办法还请看看！
2021-11-24
TA创建的收藏夹 TA关注的收藏夹
TA关注的人