- 博客(4)
- 收藏
- 关注
RSS订阅原创 PCI总线及发展历程
先进的总线技术对于解决系统瓶颈提高整个微机系统的性能有着十分重要的影响，因此在PC机二十多年的发展过程中，总线结构也不断地发展变化。它具有132 MB/S的数据传输率及很强的带负载能力，可适用于多种硬件平台，同时兼容ISA、EISA总线，PCI总线是一种高性能局部总线，是为了满足外设间以及外设与主机间高速数据传输而提出来的，在数字图形、图像和语音处理，以及高速实时数据采集与处理等对数据传输率要求较高的应用中，采用PCI总线来进行数据传输，可以解决原有的标准总线数据传输率低带来的瓶颈问题。
2023-12-21 21:19:55
304
原创 RAID技术
如图所示的两个硬盘（驱动器）构成的RAID中：前两块数据被写入到分条0上，其中，第一个数据块被写在硬盘1的条带0上，第二个数据块并行存放在硬盘2的条带0上；以这种方式，I/O的负载平衡分布在RAID中的所有硬盘上，由于数据传输总线上的速度远大于硬盘读写速度，因此，RAID组上的硬盘可以认为在同时进行读写。假定一个RAID 3的硬盘数为N，当所有成员盘的转速相同时，在不考虑写惩罚，满分条写的情况下，RAID 3的顺序IO写性能理论上略小于 N-1倍单个硬盘的性能（计算冗余校验需要额外的计算时间）。
2023-12-21 21:17:19
416
原创 海明码（汉明码）
这样，最近的两个7位码之间相差1位，而校验码同样因为这一位不同，而发生改变，这样，相邻的两个8位码之间至少有两个位数不同，那么他们的海明距离就是2，使用奇偶校验只能检测出一位出错，如果传输过程中有2位数据出错，那么数据就变为了另外一个码字，这样计算机就会认为传输的是另一个码字。码距是编码系统中两个编码之间不同的二进制的位数，例如数据1010和数据1111的码距就是2，因为它们的第2和第3位数据不同，数据不同的位数是2，因此码距是2。公式(1)中，m是数据的长度，k是海明码校验位的个数。
2023-12-21 21:15:27
517
原创 奇偶校验码
奇偶校验码的实现方法是在每个被传送码的左边或右边加上1位奇偶校验位"0"或"1"，若采用奇校验位，只需把每个编码中1的个数凑成奇数；已知大写英文字母 A 的 ASCII 码是"1000001"，若采用奇校验，最高位加"1"，该码就变成8位代码"11000001"，此时该码字中"1"的个数为奇数3；若采用偶校验，最高位加"0"，该码就变成8位代码"01000001"，此时该码字中"1"的个数为偶数2。如果是偶校验码，在附加上一个校验元以后，码长为n的码字中“1”的个数为偶数个。1000110（1）必须加1。
2023-10-08 19:03:06
686
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人