学习笔记
Founder_U
这个作者很懒,什么都没留下…
展开
-
学习笔记——Buffer和Cache的区别
Buffer和Cache的定义、设计目的和对比转载 2015-06-28 15:23:41 · 533 阅读 · 0 评论 -
学习笔记——ARM Cortex-M0 存储器系统
1. Cortex-M0 的两种总线协议: 1)AHB_Lite 系统总线协议:32位地址线,高速高性能访问(Flash, SRAM,总线桥,外部存储器接口) 2)APB 外设总线协议: 32位, 外设等较慢设备通讯(I/O,Timer, UART, Watch Dog。) 系统总线和外设总线是相互分离的,两种总线通过总线桥连接通讯,时钟频率控制不同,可能有多个外设总线段,并且原创 2015-06-28 10:36:02 · 6194 阅读 · 0 评论 -
学习笔记——ARM Cortex-M0 异常与中断
异常类型及编号 异常优先级向量表EXC_TURN值异常流程3种主要的异常及其机制原创 2015-07-05 10:37:51 · 6781 阅读 · 0 评论 -
学习笔记——Cortex-M0中断控制和系统控制
一. NVIC和系统控制块特性 1. 灵活的中断管理:使能/禁止中断,优先级配置二. 中断使能和清除使能三. 中断挂起和清除挂起四. 中断优先级五. 异常屏蔽寄存器六. 中断输入和挂起行为七. 中断等待八. 系统异常的控制寄存器九. 系统控制寄存器十. 配置和控制寄存器原创 2015-07-18 12:09:07 · 11757 阅读 · 1 评论