Verilog | UART 串口接收程序设计及仿真
Verilog | UART 串口接收程序及仿真
本文从程序设计的角度讲解 Verilog 串口接收程序以及相应仿真,串口原理及协议请参阅其它资料。
1、串口参数
串口通讯需要设置的参数包括:波特率、数据位、停止位和校验。不过在 Verilog 程序中,还需要知道时钟频率,用来产生波特率。
module UARTRecv #(parameter
CLK_FREQ = 50_000_000, // 时钟频率
BAUD_RATE = 115200, // 波特率
WORD_
原创
2020-07-24 21:19:44 ·
2862 阅读 ·
0 评论