我的问题是没有注意到进入ddr3的复位信号,在有问题的情况下给的是时钟的lock信号取反,最后对比之前代码发现,正常情况给的是1'b1
有关ddr3的init_calib_complete拉低情况
最新推荐文章于 2024-08-08 09:07:02 发布
我的问题是没有注意到进入ddr3的复位信号,在有问题的情况下给的是时钟的lock信号取反,最后对比之前代码发现,正常情况给的是1'b1