- 博客(46)
- 收藏
- 关注
RSS订阅原创 芯片失效分析:EM电迁移导致的BUCK输出失效
摘要：本报告针对Buck降压电路在输入电压从3.3V提升至3.5V后恢复正常的故障现象进行分析。故障根源为上管PMOS栅极驱动走线因电迁移（EM）导致电阻增大，在3.3V时无法满足开启阈值。报告对比了芯片版图与PCB布局差异，阐述了EM机理及其对PMOS驱动的渐进式影响，并验证了上下管驱动EM风险差异。最终确认该无自举电容架构的上管为PMOS，其驱动走线EM劣化导致分压效应是故障主因，建议优化芯片版图设计以提升可靠性。
2026-04-10 22:33:27
325
原创 芯片失效分析:芯片内部BUCK电路无法启动
摘要：针对集成Buck电路芯片使用1个月后出现常温无法启动（SW管脚0V）、加热/提高输入电压可恢复的现象，通过EMMI和OBIRCH测试锁定异常点位于上管PMOS驱动路径。分析表明，失效原因为设计电流密度不足导致电迁移形成微空洞，使驱动路径呈现高阻态。常温下栅极驱动不足使PMOS无法导通，加热或升压可暂时改善导通条件。根本解决方案包括加宽金属线、增加通孔数量等设计优化，辅以工艺改进。该案例揭示了电流密度设计余量对功率器件可靠性的关键影响。
2026-04-09 23:50:42
438
原创 CapSense底层逻辑:对讲机干扰分析
本文针对智能锁触摸按键易受对讲机电磁干扰问题，提出系统性解决方案。通过分析VHF（136-174MHz）和UHF（400-470MHz）频段干扰特性，从信号滤波、电源净化、地线优化、芯片算法及专用器件替代五个维度构建防护体系。重点采用RC低通滤波网络、多级电源滤波、网格状地线设计等硬件优化措施，配合触摸IC内部参数调整，在保证灵敏度的同时有效抑制干扰。方案实施后产品可通过IEC61000系列EMC测试，为智能锁抗干扰设计提供技术指导。关键词：智能锁、触摸按键、电磁干扰、对讲机、EMC。
2026-04-09 23:31:32
991
原创 CapSense底层逻辑:TouchKey寄生参数测量与优化
在触摸按键（Touch Key）硬件设计中，寄生电容与布线耦合电容是决定触摸灵敏度、抗干扰能力、误触发率、低功耗性能的核心参数。触摸电极与周边走线、接地平面、屏蔽层、结构件之间会形成不可避免的寄生电容，直接改变触摸芯片检测端的等效电容变化量ΔC。轻则导致按键灵敏度不足、同板多按键一致性差，重则出现淋雨误触、EMI干扰误触发、高低温下参数漂移等工程问题。本文基于实际硬件调试场景，系统梳理。
2026-04-06 10:19:37
442
原创 功耗测量:基于INA226的功耗测量原理深度解析
本报告详细解析了德州仪器INA226数字电流/电压/功率监测器的核心原理与应用设计。该器件通过高精度16位ADC和片上计算引擎，实现分流电阻电压和总线电压的同步测量，并直接输出电流、功率值。报告严谨推导了关键计算公式，包括电流寄存器算法（CR=SR×CAL/2048）和功率寄存器算法（PWR=CR×BR/20000），阐明了校准寄存器(CAL)的设计方法。同时分析了高/低侧检测的优缺点，给出了分流电阻选型原则和采样率配置策略。完整的初始化流程和动态量程切换方案为实际工程应用提供了系统级指导，展现了该芯片在宽
2026-04-05 22:29:42
427
原创 低功耗应用:BUCK的输入与输出环路
电感电流大小和方向均不能突变，续流二极管仅提供续流通道，不改变电流方向；输出环路无实质性状态突变，仅在续流内环（路径一）存在局部电流切换，且被电感缓冲。
2026-04-05 13:57:04
419
原创 蓝牙射频收发指标不对称问题深度分析
本文分析了蓝牙芯片射频测试中收发性能不对称问题。测试发现特定信道下发射功率与接收灵敏度呈反向关联，其核心原因是发射链路（优化功率输出）与接收链路（优化信号捕捉）设计目标不同导致阻抗匹配冲突。硬件层面天线性能差异、射频开关插损、匹配电路参数偏差及芯片内部电路（如LNA增益不足）进一步加剧了该现象。通过调整接收链路复数阻抗匹配、优化硬件电路及噪声控制等措施，可有效改善收发性能不平衡问题。研究强调该现象属设计差异导致的正常表现，需通过针对性优化实现性能平衡。
2026-04-04 10:11:57
898
原创 CapSense底层逻辑:TouchKey的防淋雨设计原理
智能锁触摸按键防水抗干扰技术摘要：智能锁通过硬件防护设计（闭合式保护环电极）、多频电容抗干扰扫描算法和疏水纳米涂层技术实现防水抗干扰。硬件上采用环形接地保护电极拦截干扰；软件上通过多频扫描（100kHz-1MHz）区分手指与水干扰特征；表面涂覆聚四氟乙烯等疏水材料减少水分附着。典型产品如德施曼Q60FV（IP66防水）采用三重防护技术，淋水环境下识别率达99.5%。相关专利涵盖防水结构（CN223952439U）、多频检测（CN1041111763A）等核心技术，确保智能锁在复杂环境下的稳定运行。
2026-04-04 09:41:46
650
原创 Open Claw应用案例:硬件原理图与PCB全流程自动评审
摘要：本文提出了一套硬件设计全流程自动化评审方案，通过整合OA系统、EDA工具和AI技术，实现从文件获取到评审报告自动发送的闭环流程。方案包含四个阶段：1）使用Selenium从OA系统自动下载设计文件；2）通过Python脚本调用PADS/OrCAD导出PDF文件；3）利用Kimi-K2.5大模型进行电气、电源、信号完整性等五大维度的专业评审；4）通过SMTP协议自动发送结构化评审报告至相关人员。该方案支持Windows系统，兼容PADS和OrCAD双环境，可显著提升评审效率和标准化程度，减少人工干预和错
2026-03-25 09:36:14
1163
原创 仪器操作进阶:VNA的校准与测量
本文汇总E5063A网络分析仪相关操作疑问及解答，核心围绕机械校准件使用、外接线缆处理及50Ω系统测量30Ω目标阻抗三大场景。校准时需使用Open/Short/Load/Thru机械校准件，开机预热≥30分钟并完成参数设置，双端口校准按Cal→Calibrate→2-Port Cal操作，单端口校准按Cal→Calibrate→1-Port Cal操作，校准件需直接连接仪器端口或外接线缆末端。
2026-03-24 09:50:17
334
原创 RFID底层逻辑:天线匹配原理与效果评价
本文系统阐述了13.56MHz RFID天线与芯片阻抗匹配的关键技术。RFID天线采用多匝线圈结构，与传统远场天线存在本质差异，其"增益"实为磁场转换效率。文章详细分析了Q值、带宽等核心参数的理论与测试方法，提出采用VNA测量天线Q值及芯片阻抗的规范流程。针对收发阻抗冲突问题，确立了"发射匹配优先"原则，并量化分析了阻抗偏差的影响。全文提供了从理论到工程落地的完整解决方案，包括测试方法、设计流程及关键参数阈值，为RFID系统开发提供了实用技术指导。
2026-03-24 09:35:01
398
原创 CapSense底层逻辑:硬件设计规范
本文系统介绍了自容式触摸按键(Touch Key/CapSense)的完整设计方法。重点阐述了电容检测原理，指出减小基准电容(Cp)和增大手指电容(Cf)的设计核心。详细讲解了PCB布局要点，包括双面板/单面板铺地设计、感应信号走线规则、元件布局等关键要素。在原理图设计方面，强调了电源稳压、接地隔离、外围电路配置等注意事项。同时提供了结构设计要求，包括面板材质厚度、机械装配规范等。最后总结了标准设计流程和核心设计思想，强调减小寄生电容、增大触摸电容、隔离噪声和可靠防护的设计原则。全文为触摸按键设计提供了全面
2026-03-23 23:08:22
454
原创 时钟透视:晶体的深度应用
石英晶体谐振器是数字硬件设计的核心器件，为系统提供稳定时钟信号。文章全面解析了晶体技术要点：包括无源/有源晶振特性、关键参数（频率精度、稳定度等）；PCB布局需缩短走线（建议0.2mm）、优化接地和屏蔽；负载电容计算需考虑寄生参数；驱动功率需控制在0.1-100μW范围；测量时需注意示波器探头负载效应，建议串联小电容降低影响。此外还详述了起振测试、网络分析仪测量ESR等方法，为晶体电路设计与测试提供系统指导。
2026-03-22 22:51:29
549
原创 音频PA的H桥替代方案研究
摘要：本文分析了电机驱动H桥芯片替代专用音频功放的可行性。研究表明，H桥与D类功放虽同属全桥拓扑，可通过MCU输出VPWM信号驱动并配合LC滤波器实现简易音频系统，但电机驱动芯片在带宽、失真和EMI等方面存在明显短板，仅适用于非高保真场景。文章明确了H桥数字输入严禁接入模拟信号，必须直接输入PWM方波，并详细阐述了标准D类功放的架构特点，指出LC滤波器必须外置的原因。同时推导了H桥作为音频驱动时的功率计算公式，指出其增益由供电电压决定，音量只能通过调节PWM占空比实现。该研究为低成本音频方案选型提供了重要参
2026-03-22 22:17:05
811
原创 CapSense底层逻辑:并行走线的强耦合干扰
Touch Key：CapSense 检测引脚GPIO：邻近平行干扰走线GND：PCB 地平面CSC_SCS：Touch Pad 对地电容CPC_PCP：GPIO 走线对地电容CcC_cCc：Touch Key 与 GPIO 之间耦合电容。
2026-03-21 21:19:44
636
原创 疑难问诊:BUCK输出响应不及时
本文针对Buck电路在休眠唤醒时出现的电压跌落问题，系统分析了输出电容选型、布局优化及控制策略。核心内容包括：1）输出电容选型需满足纹波、瞬态响应等公式要求，总容量为所有并联电容之和；2）唤醒跌落本质由负载突变、环路响应慢及电感电流延迟导致，与总ESR和电容量直接相关；3）优化方案应采用大MLCC并联降低低频ESR，配合负载侧小电容改善高频响应；4）建议通过提高开关频率、强制PWM模式、负载延迟上电等控制策略，结合芯片侧与负载侧电容的合理布局，形成最优工程解决方案。全文提供了从器件选型到系统控制的完整优化路
2026-03-20 09:48:43
403
原创 蓝牙OTA关键指标深度解读及设计应用
本文系统介绍了蓝牙OTA测试的核心概念与技术要点，主要包括：1) TIS与TIS(EIRP)的定义差异及典型40dB差值；2) 总TIS的计算方法与步骤；3) 近场测试异常差值的解释；4) BR与EDR发射指标对比；5) 8DPSK调制解析；6) 空间衰减理论公式及应用；7) 蓝牙频点衰减计算；8) 极化方向判定原则，特别指出陶瓷天线极化由长边方向决定；9) OTA测试不稳定的优化方案。全文通过公式推导、数据对比和工程实践分析，为蓝牙射频测试提供了全面的技术参考。
2026-03-19 09:32:57
1107
原创 时钟脉冲分发硬件设计方案（1 源→8 接收板）
摘要：本文设计了一种基于MCU GPIO的1路至8路同步脉冲分发系统，输出周期可调（100ms-1s），采用74LVC244缓冲驱动增强信号能力。关键设计包括星型拓扑结构、33Ω阻抗匹配电阻、共地连接及100pF低通滤波，确保8块接收板信号完整性。方案强调必须使用缓冲驱动、严格共地、添加匹配电阻（发送端33Ω/接收端100Ω）等核心措施，避免信号劣化。具有结构简单、抗干扰强、适合工业环境等特点，满足低速同步脉冲总线的可靠传输需求。
2026-03-18 09:06:50
396
原创 USB 级联 CH348 USB转串口物理端口识别方案
本文提出两种方案实现USB级联系统中串口设备的物理定位。方案一通过为每块板的CH348芯片烧录唯一序列号（SN），上位机通过读取SN和接口号实现板号与串口映射，但需单独烧录。方案二采用4bit GPIO硬件地址编码，通过上下拉电阻设置每块板地址，上位机读取GPIO电平识别板号，支持级联识别且无需烧录。两种方案各具优势：方案一不改变硬件但需单独烧录，方案二硬件统一但需设计GPIO电路。核心代码展示了两种方案的设备枚举和地址映射实现方法，为多板级联系统中的串口定位提供了可行解决方案。
2026-03-18 09:03:43
1177
2
原创 低功耗应用:LDO电源效率提升
本文系统分析了LDO内置分压电阻的设计要点与静态功耗特性。重点内容包括：1) 固定输出LDO内置分压电阻的典型取值范围（普通型20-200kΩ，低功耗型100kΩ-2MΩ）；2) 分压电阻对静态电流的贡献计算方法（Idiv=Vout/(R1+R2)）；3) 普通与低功耗LDO的静态电流构成差异（低功耗型分压电流占比25-40%）；4) 零分压LDO（Vout=Vref）的优缺点；5) 降低静态功耗的工程措施（选用低Iq型号、大阻值分压等）。通过典型参数对比，为低功耗系统LDO选型与优化提供参考依据。
2026-03-17 07:47:15
561
1
原创 ESD底层逻辑:静电击穿过程透视
本文系统分析了静电枪（ESD发生器）的工作原理与关键参数。静电枪由150pF主电容、330Ω放电电阻等组成，充电时电容电压和电量固定。放电时电荷在150pF主电容和5-20pF分布电容间重新分配，导致实际电压低于设定值（如15kV设定时实际为13.24-14.52kV）。ESD击穿由间隙电场强度决定，空气击穿场强约3kV/mm。计算表明：1500V时枪头表面场强达8kV/mm，在26mm距离处降至3kV/mm。文章通过点电荷和平行板电容模型，解释了静电枪放电过程中电荷守恒、电压分配和电场分布的关系，为理解E
2026-03-16 09:20:49
448
原创 芯片失效分析:常用测试方案
本报告系统介绍了芯片失效分析(FA)领域的核心检测技术与评估方法。重点阐述了ThermalEMMI、OBIRCH、X-Ray等7种检测技术的原理与应用，详细说明了键合稳固性评估的8种验证方法，并解析了FingerDelam(指状分层)的定义、成因及其对键合可靠性的影响。报告提出了"先无损后有损、先定位后验证"的标准检测流程，强调通过多手段联合分析确保失效根因判定准确。该内容可为工程分析、实验规划及正式报告编写提供直接参考。
2026-03-14 14:07:22
454
原创 EMC底层逻辑:DCDC电源的EMI定量分析
DCDC电路中，输出电容并非越大越好，过大容值会降低高频噪声抑制效果并可能引发浪涌电流和谐振问题，建议采用大小电容并联方式。电感纹波电流是影响输出纹波的关键因素，可通过公式计算或参考芯片手册确定。电感选型需平衡电感量、饱和电流、DCR和自谐振频率，既要满足纹波要求又要保证动态响应。动态响应指标包括过冲/下冲幅度和恢复时间，可用示波器测量负载突变时的电压波形。输入/输出环路设计直接影响电路稳定性，需重点关注布局优化。
2026-03-14 13:54:04
410
原创 金属喇叭对蓝牙天线的影响分析
涡流 = 金属里感应电流，吃能量、减效率；2. 负载牵引 = 金属把天线阻抗拉偏、匹配坏掉；两者共同作用，相当于喇叭金属变成天线旁边“吸能+乱匹配”的坏东西。补充：铁氧体片能解决的原理：铁氧体高磁导率，能把磁场“吸走/短路”，不让磁场穿过喇叭金属，从而减小涡流，缓解负载牵引，让天线阻抗恢复正常。没铁氧体：磁场穿金属 → 涡流+负载牵引；贴铁氧体：磁场改走铁氧体，绕开金属 → 涡流大幅减少、负载牵引减弱 → 天线正常工作，辐射效率提升。口诀：金属近 → 磁场穿金属 → 吃能量、拉阻抗；
2026-03-13 10:01:15
1016
原创 EMC底层逻辑:等效电容模型在产品EMC设计中的实战应用
本文研究了消费电子产品中多层金属结构对地寄生电容的影响机理。通过建立三层导体模型（屏幕背板A、电池金属B、参考地D），分析了等电位与非等电位条件下的电容特性。研究发现：在等电位条件下，采用A与B完全重叠的布局可使B发挥屏蔽作用，显著降低对地寄生电容；而平行展开布局会导致电容并联叠加。若B悬空，则屏蔽失效形成串联耦合。研究提出了四项EMC设计准则：重叠布局、等电位共地、避免悬空金属和优化结构参数，为塑料外壳电子产品的EMC设计提供了理论依据。
2026-03-12 09:23:24
466
原创 低功耗应用:LDO关键参数解读
LDO关键参数包括输入电压范围、输出电压精度、压差电压、静态电流等，按应用可分为低压差型、低噪声型和大电流型三类，各有侧重。PSRR（电源抑制比）反映LDO抑制输入纹波的能力，测试需叠加交流信号测量输入输出纹波比。电池供电更关注低频PSRR，而DC-DC+LDO方案需兼顾高低频PSRR。输出电容选择需考虑容值、ESR和类型，容值过大会影响稳定性。0.1μF电容对高频噪声滤波效果最佳，因自谐振频率适合电源噪声频段。LDO环路稳定性可通过相位裕量或负载阶跃测试判断，输出异常低频波动多由负载或电源问题引起。
2026-03-12 07:39:48
606
原创 ESD底层逻辑:非金属外壳电池产品案例-问答篇
摘要：针对浮空AI玩具ESD测试失效问题，分析发现平放时屏背金属与桌面寄生电容大导致耦合干扰强，竖放则耦合弱。主要干扰路径为ESD电流经主板GND到屏背金属向桌面泄放。整改方案建议：1）屏背金属悬空或串1MΩ电阻；2）结构垫高（屏背≥3mm，主板≥2mm）；3）优化布局使主板位于屏幕与底壳之间。该方案可消除摆放差异，使平放稳定通过±4kV接触和±8kV空气放电测试。关键点在于减小寄生电容和限制泄放电流路径。
2026-03-11 09:33:45
370
原创 ESD底层逻辑:非金属外壳电池产品案例-总结篇
摘要：浮空式AI玩具ESD测试存在平放失效（仅通过±3kV接触放电）、竖直放置可通过的异常现象。分析表明：平放时显示屏金属背板与桌面形成大寄生电容，导致ESD耦合增强；整机浮空无泄放通路，电荷积累引发地弹噪声。核心解决措施包括：1）结构优化，保持屏背/主板与底壳间距≥3mm/2mm；2）屏背金属悬空或通过大电阻弱接地；3）避免导电材料直接连接。整改后预期稳定通过±4kV接触/±8kV空气放电，消除摆放差异，成本低且不影响功能。该方案通过切断ESD主要耦合路径有效解决问题。
2026-03-11 09:31:53
636
原创 硬件工程师眼中的OpenClaw
OpenClaw是一款开源的AI执行框架，主要功能是为大模型提供"手脚"能力，使其能自动操作电脑、文件、浏览器及各类硬件设备。与小米小爱音箱等AI语音助手不同，OpenClaw专注于执行复杂任务而非语音交互，支持接入任意大模型，可本地部署保障数据隐私。该框架特别适合硬件工程师用于自动化处理datasheet查询、参数计算、BOM整理、设备调试等重复性工作。商业应用上，硬件公司可通过预装OpenClaw的专用设备、行业解决方案及订阅服务实现盈利。部署要求为2核CPU/4GB内存，嵌入式设备
2026-03-11 07:45:31
1262
原创 芯片失效分析:湿度引起的QFN封装芯片失效分析
摘要：QFN128封装芯片出现偶发不启动、启动电压升高至3.45V的异常现象，分析确认是受潮未烘烤导致。QFN128作为湿敏器件，存储时会吸收水分，贴片前需125℃烘烤8-24小时去除水汽。未烘烤芯片在回流焊高温下内部水汽快速膨胀，造成界面分层形成漏电通道，导致漏电流增大和启动电压抬高。开盖去除塑封外壳后应力释放，芯片即恢复正常。建议加强烘烤工艺管控、存储环境管理和回流焊曲线优化，通过静态电流测试、X-Ray和SAT扫描可有效检测此类失效。该问题为典型工艺问题，严格执行湿敏器件规范可完全避免。
2026-03-10 10:09:15
560
原创 ESD底层逻辑:塑料外壳产品的浮空接地
本文针对塑料外壳浮空产品的ESD防护问题，从高频特性与回流路径角度展开分析。研究表明：ESD作为高频瞬态信号，其能量传递依赖寄生电容耦合而非金属传导；产品外壳密闭性直接影响ESD模式——有缝结构易形成电弧传导放电（强干扰），而完全密闭外壳仅产生弱电容耦合放电。通过严格区分空间距离与爬电距离，提出关键设计准则：外壳外表面至内部PCBA的最短空气距离需≥2-3mm，以规避电弧通道形成。该研究为无线设备、电池供电产品等浮空结构的ESD防护提供了理论依据与工程指导。
2026-03-09 10:01:05
510
原创 ESD底层逻辑:ESD测试方案的灵魂拷问
本文系统总结了ESD测试方案的核心要点，涵盖系统构成、连接关系和测试原理。标准ESD测试系统包括GRP接地板、HCP/VCP耦合板、绝缘垫块和ESD静电枪等组件，采用特定层叠结构和独立接地方式。测试中，绝缘垫块厚度影响耦合电容和测试难度，产品放置方式也会显著影响结果。文章详细解释了共地阻抗耦合等核心干扰机制，对比了ESD枪放电与直接接地的差异，并指出符合IEC 61000-4-2标准的规范操作要求。全文包含量化公式和标准参数，适用于实验室培训和技术文档参考。
2026-03-09 09:51:55
446
原创 ESD底层逻辑:理解ESD管的关键参数
本文系统介绍了ESD管的关键参数及应用要点。首先解析了VRWM、VBR、VC、VF四个核心电压参数的定义及相互关系，指出VC必须小于芯片IO最大耐压。其次列出选型优先级：VRWM、VC、结电容(Cj)、ESD等级等，强调高速信号需Cj<0.5pF。通过公式计算静电峰值功率，建议信号口选用100-300W规格。对比ESD管与普通TVS管的差异，指出ESD管是小功率、超低电容的TVS管。在封装选择方面，比较了0201/0402与DFN的区别，给出布局建议。最后总结了选型口诀，强调电压匹配、电容控制、布局接
2026-03-08 17:04:56
690
原创 低功耗应用:Buck 转换效率与关键损耗分析
Buck电路效率优化总结：效率由总损耗决定，同步Buck中高侧MOS开关损耗最大，低侧MOS导通损耗较小。主要损耗包括开关管导通/开关损耗、栅极驱动损耗、电感铜损/磁损、电容ESR损耗等。重载时MOS开关和导通损耗为主，轻载时栅极驱动和磁损占比高。PWM模式重载高效但轻载差，PFM轻载更优。提升效率的关键是选用低阻MOS、同步整流、优化开关频率、低损耗电感和电容，以及合理布局PCB。频率选择需在体积和效率间平衡（300kHz-3MHz）。
2026-03-08 08:31:02
429
原创 疑难问诊:DCDC电源故障分析与关键参数影响
摘要：DCDC电源芯片出现温度敏感故障，常温下SW引脚无输出信号，加热后短暂恢复。排查发现输出电容ESR温度特性异常可能是主因：低温时ESR升高导致环路不稳定，高温时恢复正常。同时存在焊接接触不良可能，加热时焊锡填充缝隙改善导通。建议更换ESR稳定的输出电容并加强焊接，优化布局减小寄生参数。故障表现为典型的"加热好、冷却坏"特征，需重点验证电容ESR特性和焊接质量。（149字）
2026-03-07 10:55:27
482
原创 射频链路整顿:没辐射出去的信号被谁吃掉了？
本文分析了芯片固定输出20dBm功率条件下，影响天线最终辐射功率的关键因素。重点阐述了VSWR、回波损耗、插入损耗等参数的物理意义及其相互关系，指出VSWR≤1.5为匹配良好，VSWR≥3时功率损失明显。文章澄清了S11与S21的差异与常见误区，强调工程中必须同时满足S11匹配良好和S21低损耗。匹配电路损耗应控制在0.5dB以内，级数越少损耗越小。此外，连接器损耗、馈线损耗和天线增益都会影响最终辐射功率。调试时应优先保证S11合格再优化S21，避免过度追求S11美观导致S21恶化。
2026-03-06 09:32:18
1333
原创 CapSense底层逻辑:手指电容如何触发开锁
本文详细阐述了智能锁自容式CapSense触摸按键的工作原理与设计要点。通过平行平板电容模型，分析了电极寄生电容(Cp)、手指耦合电容(C1)及等效触摸电容(Cf)的计算方法，指出ΔC≈C1≈1.22pF且与PCB板厚无关。重点论证了C2≫C1的物理依据，揭示了PCB板厚(0.6-1.6mm)与铺地方式(必须整面实心)对Cp及触摸灵敏度的决定性影响。方案强调合理选择板厚(推荐0.6/0.8mm)、确保稳定C2耦合、采用整面铺地是保证触摸性能稳定可靠的关键设计准则。
2026-03-06 03:17:37
527
原创 低功耗应用:电感对电源纹波噪声的影响
本文系统分析了电感在电源系统中的关键作用及其对纹波噪声的影响机制。研究表明，电感的核心参数（电感值L、直流电阻DCR、饱和电流Isat等）直接影响电源输出纹波与噪声幅值，不同类型电感（绕线功率电感、叠层电感、一体成型电感等）在纹波抑制和EMC性能上存在显著差异。文章深入探讨了电感对电源环路稳定性的影响路径，指出电感值过大会降低相位裕度导致环路不稳定。针对电感相关的EMC问题，提出了优先选用全屏蔽电感、优化PCB布局等有效抑制策略。通过工程案例分析，验证了合理选型和优化布局对改善纹波噪声和EMC性能的显著效果
2026-03-05 11:02:59
427
原创 低功耗应用:电容对电源纹波噪声的影响
本文系统分析了电容参数对电源纹波噪声的影响机制，重点探讨了ESR、ESL、容值、自谐振频率等关键参数的作用规律。研究表明：ESR主要影响低频纹波，ESL主导高频噪声抑制，需根据应用场景（低频开关电源或高速数字电路）确定优先级。通过对比各类电容特性，提出工程选型原则：高频应用优先选择低ESL的MLCC小封装电容（如0201/0402），低频储能选用低ESR大容量电解电容，并强调多电容组合（大+中+小）和紧凑PCB布局的重要性，以实现全频段低阻抗的电源系统设计。
2026-03-05 09:28:48
585
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人