- 博客(110)
- 收藏
- 关注
RSS订阅原创 DDR读写时序对齐原理
【摘要】DDR存储系统中DRAM与控制器通过DQ/DQS信号交互，JEDEC标准规定读操作采用边沿对齐（DRAM输出DQ/DQS同步跳变），写操作采用中心对齐（控制器输出DQS沿居中DQ窗口）。这种不对称设计源于DRAM硬件特性：其内部无相位调节电路，读操作天然边沿对齐输出，控制器需延迟DQS 1/4周期实现中心采样；写操作则由控制器预调相位直接输出中心对齐波形。相位补偿功能集中于控制器端可降低DRAM成本，而强制统一读写时序会导致DRAM接收时序崩溃或硬件复杂度激增。
2026-06-26 22:06:05
397
原创 802.11全系列标准调制编码与速率档对应关系
本报告完整覆盖 802.11b / 802.11a/g / 802.11n(HT) / 802.11ac(VHT) / 802.11ax(HE WiFi6) 历代WiFi物理层规范；梳理各代标准速率档位、调制方式、编码方案（BCC卷积码 / LDPC低密度奇偶校验码）、码率等核心参数；对比BCC与LDPC在相同MCS下的误包率PER、接收灵敏度、空口带宽差异，为无线模块测试、ESD干扰场景性能优化提供理论依据。BCC：二进制卷积码，全WiFi代际通用基础纠错编码，无迭代译码、低时延；
2026-06-14 18:41:01
355
原创 WiFi 各类调制体系对比（DSSS / CCK / OFDM / HT-OFDM / VHT-OFDM / HE-OFDM）
WiFi调制技术演进对比解析 本文系统对比了802.11标准中6种主流调制技术。早期DSSS/CCK采用单载波扩频，适用于2.4GHz低速场景但抗干扰差；OFDM通过多子载波并行传输突破速率瓶颈，显著提升频谱效率；后续HT/VHT/HE-OFDM逐步引入MIMO、带宽聚合（最高160MHz）、高阶调制（1024QAM）和OFDMA多用户技术。演进动力来自速率需求增长、多径衰落克服及带宽扩展需求，同时保持向下兼容性。与单载波方案相比，OFDM体系在抗干扰、频谱利用率和速率上限方面具有显著优势，但硬件复杂度更高
2026-06-14 18:32:58
425
原创 WiFi系统BCC与LDPC纠错编码技术性能对比
本文系统分析了WiFi系统中BCC与LDPC两种纠错编码的技术原理及性能差异。BCC作为传统编码方案，硬件实现简单但纠错能力有限；LDPC则具有逼近香农极限的高性能，特别适合高速传输场景。实测数据显示，LDPC在高速高阶调制下可获得3.5-4dB的灵敏度增益。文章详细梳理了各代WiFi标准对两种编码的支持情况，并提出了针对不同应用场景的编码选型建议：低速IoT设备宜采用BCC以降低功耗，而高速设备必须启用LDPC以优化性能。最后规范了基于CMW500的标准化测试流程，为WiFi设备研发和测试提供重要参考。
2026-06-14 18:15:17
370
原创 MLCC与LTCC陶瓷天线对比
摘要： 本文对比了消费电子中MLCC与LTCC两种陶瓷天线方案。MLCC基于电容工艺，成本低但射频性能弱，效率仅25%~40%，温漂大，适用于低成本短距离场景（如简易遥控器）。LTCC采用专用射频工艺，集成三维电路，效率达60%~78%，带宽、温漂、抗干扰等指标显著优于MLCC，适合高可靠性产品（如智能锁、穿戴设备）。成本方面，MLCC单价低但需外围匹配电路，LTCC单价高但简化设计，长期综合成本更优。选型需权衡性能与成本，认证及高要求场景必须选用LTCC。
2026-06-13 13:42:22
447
原创 智能锁浮空系统指纹头金属环ESD防护技术分析
本文针对浮空式智能锁的ESD防护问题，系统分析了三类接地方案的优劣。结果表明：RC并联方案（1MΩ电阻+100pF~330pF/2kV高压电容）最优，既能快速泄放ESD脉冲能量，又能通过电阻释放残余电荷。关键论证指出：100pF电容相比1nF具有更低浪涌电流（80A vs 800A）、更适配ESD频谱的LC谐振特性（159MHz vs 50MHz），且储能更低（3.2mJ vs 32mJ），可有效抑制地弹和电磁干扰。最终方案要求RC元件紧贴金属环布局，以最小化寄生电感。
2026-06-13 08:50:59
437
原创 ARM TCM 紧耦合内存与 Cache 架构区别
本文系统解析了ARM架构中TCM（紧耦合内存）与Cache的核心差异：TCM是独立SRAM存储介质，具有固定延迟、软件可控特性，适用于实时任务；Cache是硬件加速机制，具有动态延迟、自动管理特性，适合通用场景。通过对比架构、参数、运行机制及蓝牙SOC应用案例，明确指出TCM不属于Cache体系，纠正了"TCM是一级缓存"的行业误区。
2026-06-06 07:36:29
503
原创 国内蓝牙音频SOC芯片原厂大盘点
本文梳理了国内11家主流蓝牙音频芯片厂商的基本情况，从成立时间、创始人背景、核心技术团队、营收规模、市场定位等多维度进行对比分析。内容显示行业主要分为三大阵营：以恒玄、炬芯为代表的"清华系+硅谷博士"技术派主攻高端市场；杰理、中科蓝讯等"建荣系"草根派占据白牌TWS主导地位；台湾瑞昱、达发则垄断高端音频协议市场。文章特别解析了炬芯与炬力的历史沿革及股权关系，指出炬芯为独立运营实体，而炬力仅作为历史资产平台存在。
2026-05-31 17:49:17
620
原创 硬件工程师眼中的加密逻辑
无密钥、不可逆算法，任意长度数据可生成固定长度摘要。原文轻微改动，摘要完全变化，无法反推原文。用于数据完整性校验、SM2签名前置摘要计算。1. 主控不需要任何SM2/SM4算法，仅负责转发数据，不参与安全运算；2. 指纹模组本地密钥独立独享，无需同步任何其他芯片；3. SM2不加密大数据，仅用于签名验签，大数据统一用SM4；4. 加密芯片不集成进主控，是为了安全与合规，并非技术做不到；5. 仅无绑定低端芯片可移植复用，商用绑定芯片移植无效；6. 本地密钥存储是否安全，取决于存储区域，而非存储位置。
2026-05-27 17:04:51
1170
原创 一文看懂QKD：量子通信其实是量子加密
量子密钥分发（QKD）是基于量子力学原理的安全通信技术，通过量子信道生成真随机密钥，结合经典信道实现无条件安全的密钥分发。QKD采用BB84等协议，利用量子态测量和基矢比对生成密钥，能有效检测窃听行为。相比传统加密体系，QKD解决了非对称加密的量子破解风险，同时规避其性能短板，实现物理级安全+高速传输。目前QKD商用距离约50-80km，需通过可信中继组网扩展范围。该技术不替代传统通信，而是作为安全增强层，与经典加密体系互补，共同构建量子安全通信架构。
2026-05-26 21:44:02
576
原创 ETOX（浮栅）与 SONOS（电荷陷阱）工艺对比
摘要： ETOX（浮栅）与SONOS（电荷陷阱）是NOR Flash的两种主流工艺。ETOX通过导电多晶硅浮栅存储电荷，需10-14V高电压，耐久性约10⁵次，适合大容量消费电子；SONOS利用氮化硅陷阱存储电荷，工作电压仅5-6V，耐久性达10⁶次，数据保持更优，适用于小容量高可靠场景（如车规、工业）。ETOX工艺复杂但兼容CMOS，SONOS工艺简单、成本低，嵌入式优势显著。选型时需根据容量、功耗及可靠性需求权衡。
2026-05-26 09:47:57
464
原创 HDI与普通PCB的叠层差异
本文系统解析了HDI板的结构特点与工艺逻辑：1）采用"单芯板+积层"架构，仅中间芯板承担主体支撑功能；2）积层区域严格使用PP半固化片+超薄铜箔逐层叠加，通过激光盲孔实现层间互联；3）与传统多层板的本质区别在于：普通板通过多芯板叠合扩层，而HDI板仅通过单芯板+积层工艺实现高密度互连。这种结构设计既保证了基板强度，又满足了HDI对微细线路和微小孔径的工艺要求，其中积层工艺不采用额外芯板的关键在于PP+铜箔组合更适配激光钻孔的深度控制和精细线路制作。
2026-05-25 21:43:37
257
原创 PCB的常规机械通孔与HDI工艺钻孔差异
4层通孔PCB钻孔工艺要点：1）内层芯板阶段仅钻定位孔；2）压合完成后再统一钻贯穿L1-L4的功能通孔。标准流程为：制作L2/L3芯板（钻定位孔）→叠板压合成4层结构→整板钻机械通孔→后续电镀及外层加工。关键点在于：所有信号/电源通孔必须在压合后一次钻孔，以确保层间对位精度，避免PP片流动导致孔位偏移或塞胶。与HDI工艺不同，常规4层板采用整体贯穿孔设计，不涉及分层盲埋孔。
2026-05-25 21:39:04
230
原创 HDI 高密度互连板阶数的深度理解
摘要：高密度互连板（HDI）通过激光微孔和积层工艺实现高密度布线，其阶数划分依据独立积层压合和激光盲孔制程次数。1阶HDI（1+N+1叠构）适用于基础需求，2阶（2+N+2）性价比最优，3阶以上（3+N+3等）满足高密度互连需求。任意层互联HDI实现任意层互连，布线密度最高。选型需权衡成本与性能，1阶适合基础应用，2阶广泛使用，3/4阶满足高端需求，任意层互联适用于顶级设备。
2026-05-25 21:25:41
513
原创 DDR专题-CK 时钟、MT/s 与带宽的关系
核心关系： 数据传输速率(MT/s) = CK时钟频率(MHz) × 2。带宽 = (2133 × 64) ÷ 8000 ≈ 17.06 GB/s。带宽(GB/s) = (MT/s × 64) ÷ (8 × 1000)意思：每秒百万次数据传输，是DDR内存的实际数据传输速度单位。CK时钟频率 = 2133 ÷ 2 = 1066.5 MHz。DDR 是双倍数据率，一个时钟周期传输 2 次数据。2133MT/s 对应的 CK 时钟计算。64位单通道理论带宽计算公式。与 CK 时钟频率的关系。
2026-05-25 13:19:34
224
原创 倒 F 天线 (IFA/MIFA) 原理深度解析
倒F天线（IFA）凭借其紧凑结构和优异性能成为消费电子与物联网领域的主流天线方案。本文从传输线驻波理论出发，解析IFA天线的工作原理：通过水平辐射臂、馈电点和接地短路枝节三个核心部件，依托PCB地平面实现高效辐射。接地端口是IFA设计的精髓，它构建稳定电流回路、锁定50Ω阻抗匹配点、实现小型化并拓宽工作带宽。文章详细阐述了IFA的驻波分布规律、两种电气边界条件（开路与短路）的作用机制，以及天线发射/接收过程的关键要点，最后总结了接地端口在解决传统单极天线工程难题中的核心作用。
2026-05-24 22:25:55
778
原创 HFSS的Solution type及其激励端口设置规则
本文系统梳理了Ansys HFSS电磁仿真中的关键技术要点：1）辐射边界条件设置规范及其与PML边界的差异；2）6种求解模式的适用场景，重点对比了DrivenModal与DrivenTerminal在PCB天线仿真中的异同；3）详细解析了波导端口与集总端口的核心原理差异及工程选型建议；4）提出了集总端口参考面设置的标准化流程与关键注意事项。针对PCB板载天线仿真，推荐终端驱动+集总端口的标准组合方案，并给出了具体设置方法与参数匹配原则，为工程实践提供系统指导。
2026-05-24 21:07:48
431
原创 串联谐振Q值与带宽公式推导
电流幅值下降为最大值1221时对应的上下频率之差，即为3dB 带宽 BW。IUR2ωL−1ωC2IR2ωL−ωC12UI0URI0RU令II012I0I21RR2ωL−1ωC212R2ωL−ωC12R21R2ωL−1ωC22R2R2ωL−ωC122R2ωL。
2026-05-24 07:58:48
423
原创 射频信号隔离度量化分析及优化措施
本文研究了2.4GHz射频PCB设计中非平行无重叠布线对隔离度的提升效果。通过对比同轴线和FR4微带线的平行与非平行布线性能，发现取消平行走线可带来15-35dB的隔离增益。同轴线采用非平行布线后隔离度可达75dB以上，微带线则需配合5W间距、完整地平面等措施才能达到70-80dB。研究证实平行布线是射频隔离恶化的主因，建议采用正交交叉、斜向错位等非平行布线方式，并给出了具体设计规范，包括禁止长距离平行走线、优先90°正交交叉等优化措施。
2026-05-23 15:08:22
1055
原创 接地金属屏蔽罩的作用及原理
金属屏蔽罩在2.4GHz射频衰减器应用中具有两大核心功能：一是通过法拉第笼效应和涡流损耗实现内外电磁双向隔离，阻断外部干扰入侵和内部辐射外泄；二是重构腔体内部电磁环境，通过约束传播路径、多次反射损耗和降低寄生电容，将输入输出端口隔离度从60dB提升至75-85dB，解决高衰减器旁路失效问题。两项功能协同作用，既保障系统电磁环境稳定，又确保衰减器性能充分发挥，是射频电路实现高隔离设计的关键结构。
2026-05-23 14:50:30
546
原创 射频线/PCB微带线隔离机理与高衰减器屏蔽设计
本文系统分析了2.4GHz射频设计中的关键问题，重点辨析了屏蔽效能(SE)与线间隔离度(ISO)的概念差异。研究表明，常规线缆工况下ISO≠2×SE，因高频趋肤效应导致屏蔽层外壁泄漏电流成为串扰主因。文章提出了平行同轴线缆隔离度经验公式，指出80dB衰减器失效源于旁路耦合损耗不足，并揭示了屏蔽罩通过涡流耗散和电场分流抑制耦合的机理。最终推荐一体式全包屏蔽方案，可提升隔离度至75-85dB，确保衰减器性能正常发挥。研究结果为射频硬件开发提供了完整的设计规范和解决方案。
2026-05-23 14:22:36
705
原创 电荷泵原理
本文系统分析了电荷泵的工作原理、拓扑结构及效率影响因素。首先介绍了电荷泵通过电容充放电和开关时序控制实现电压转换的基本原理，以及负压、二倍压和四开关三种经典拓扑结构。其次详细阐述了与电荷泵效率成反比的八大因素，包括负载电流、开关导通电阻、电容ESR等，并建立了损耗模型。随后提出了从拓扑选择、元器件优化到PCB布局的多种效率提升方案。最后对比了电荷泵与Boost电路的性能差异和应用场景，指出电荷泵在小电流应用中具有成本低、体积小的优势，而Boost电路更适合大电流场合。全文为电荷泵的设计选型提供了全面的理论指
2026-05-21 09:22:44
1879
原创 同步 Buck 电路 SW 节点负压产生原理及影响分析
同步Buck电路中，SW节点负压主要由电感续流和死区时间导致。NMOS体二极管导通压降（0.7V~1.2V）远高于肖特基二极管（0.2V~0.4V），死区时间过长会加深SW负压（-0.7V~-1V），可能损坏MOS管栅极或引发上下管直通。错误接法如在SW串联肖特基二极管无法抑制负压。有效解决方案包括：优化死区时间（50ns~200ns）、SW并联肖特基二极管钳位负压（-0.2V~-0.4V）、优先NMOS沟道续流、改用PMOS下管或选用耐负压控制芯片。
2026-05-20 16:19:31
1175
原创 PSRAM与DDR的异同总结
本文对比了嵌入式领域常用的PSRAM与DDR存储器的技术特性。PSRAM采用DRAM内核+自刷新电路+SRAM接口设计，具有接口简单、低功耗、开发难度低等优势，适用于物联网、可穿戴等小容量低带宽场景；DDR基于高速DRAM阵列，需外部控制器驱动，具有高带宽、大容量特点，适合手机、AI等高性能应用。选型核心原则：低功耗小容量选PSRAM，高性能大带宽选DDR。二者定位不同，需根据产品功耗、算力和成本需求选择。
2026-05-20 15:17:08
1175
原创 DDR2 / DDR3 / DDR4 颗粒信号差异对照表
DDR2、DDR3、DDR4内存技术对比显示：核心电压逐代降低（1.8V→1.5V→1.2V），参考电压从外置变为内置；DDR3新增硬件复位和阻抗校准功能，DDR4进一步优化校准精度并引入多路时钟使能；数据选通从单端发展为差分信号，时序要求更严格；预取位数从4bit提升至8bit，最高速率从800MT/s增至3200MT/s以上；DDR4采用更严格的Fly-by布线拓扑，功耗最低。三代内存引脚互不兼容，DDR2适用于低速工业平台，DDR3为主流选择，DDR4面向高速大容量应用。
2026-05-19 21:49:42
243
原创 DDR3 颗粒信号定义解析
本文详细解析了DDR3标准信号定义与工作原理，重点包括：1）信号分类清单（数据、地址、控制、电源）；2）核心信号详解（DQS/DM的差分/单端特性、CK与DQS关系）；3）PCB等长设计规则（分组等长要求）及常见误区纠正（如CK走线长短、软件校准范围等）。强调现代DDR3设计应注重组内信号同步而非固定长短关系，并指出布线规范与阻抗控制要点。全文聚焦工程实践，为DDR3硬件设计提供实用指导。
2026-05-19 21:15:48
487
原创 DDR的硬件拓扑与ODT匹配技术
摘要 本文系统分析了DDR内存信号时延偏差成因及DDR1至DDR5各代核心差异。首先指出物理走线等长不等于信号时延完全相等，详细列举了影响时延的四大因素：芯片封装路径差异、负载轻重差异、PCB工艺因素和器件电气离散性。随后对比了DDR1至DDR5各代的核心升级点，重点阐述了ODT（片上终端电阻）技术的演进历程，包括各代ODT的挂载范围、阻值档位和控制方式的差异。文章还深入解析了DDR总线拓扑结构，区分了数据总线和地址/命令总线的不同拓扑方式，并详细说明了各类场景下ODT的正确启闭规则。
2026-05-17 21:42:06
496
原创 以太网变压器原理解析
普通变压器有两个独立绕组，彼此之间只有磁耦合，没有电气连接。而自耦变压器（Auto-Transformer）只有一个连续的绕组，通过中间抽头（中心抽头）把绕组分成 "初级段" 和 "次级段"，初次级之间不仅有磁耦合，还有直接的电气连接。T 件负责 "隔离开内外"，构建安全屏障；K 件负责 "过滤信号杂质"，净化信号；A 件负责 "排出杂质到地"，防止干扰回流。三者各司其职，缺一不可，共同保证以太网接口的安全性、可靠性和电磁兼容性。
2026-05-17 10:30:20
473
原创 PCB生产工艺-叠层结构
本文详细解析了PCB（印刷电路板）的物理结构体系与制造工艺。主要内容包括：1）PCB基础原材料如玻纤布和环氧树脂的用途，以及Core芯板与PP半固化片的区别；2）四大类主流PCB基材（FR4玻纤板、FR1纸质板、铝基板、陶瓷基板）的特性与应用场景；3）多层PCB的完整制造流程，从开料、内层线路制作到层压、钻孔、沉铜、外层线路、阻焊等关键工序；4）不同基材的散热性能对比，特别是陶瓷基板在大功率应用中的优势。文章还特别强调了内层磨板、图形转移等核心工艺的技术要点，为PCB设计与制造提供了全面的工程参考。
2026-05-17 08:54:43
468
原创 什么是前仿真和后仿真？
数字IC设计仿真验证标准化流程摘要 本文档规范了数字IC设计流程中三大仿真验证阶段（前仿真、综合后仿真、布局布线后仿真）的输入输出要求与验证标准。前仿真聚焦RTL功能验证，要求100%功能覆盖率和95%以上代码覆盖率；综合后仿真验证网表一致性；布局布线后仿真作为流片前最后验证环节，需完成时序收敛性检查。文档详细对比了三阶段在仿真对象、时序模型、验证目标和输出报告等方面的核心差异，强调Testbench复用性和SDF文件多工艺角验证的强制性要求。后附VCS工具脚本模板和常见问题解决方案，为建立标准化、可追溯的
2026-05-16 07:57:02
600
原创 电子元器件SPICE、IBIS、S参数三大核心模型解读
摘要： SPICE、IBIS和S参数是电子设计中三大核心模型，分别适用于不同场景。SPICE基于晶体管级物理方程，精度高但计算慢，适合芯片内部设计；IBIS为I/O行为级模型，通过V-I/V-t曲线描述端口特性，仿真速度快且保护IP，适用于PCB信号完整性分析；S参数通过频域散射矩阵表征高频互连特性，适合射频和高速链路分析。此外，Verilog-AMS、宏模型等补充模型覆盖混合信号、电池等特定需求。模型生成方法各异：SPICE依赖参数提取或AI辅助，IBIS通过SPICE降维提取，S参数则需VNA实测或3D
2026-05-16 07:32:28
1367
原创 FPC差分信号完整性与EMC设计
本文针对安防监控摄像头MIPI长排线（380mm FPC）的信号完整性与EMC设计进行深度解析。重点分析了800Mbps差分信号传输中的不等长误差影响，推导出20mm为最大允许误差阈值，并量化计算了不同误差对CMRR共模抑制比的衰减程度。针对分股布线导致的单侧有地不对称结构，提出居中布局方案以优化电磁对称性。同时揭示了悬空铝箔的反向干扰危害，强调屏蔽层必须单点接地。最后给出400MHz时钟系统的共模电感选型规则和三类滤波电容的精准配置方案，形成"先抑共模、后滤差模"的多级滤波体系。全文通
2026-05-13 09:39:32
1142
原创 直流塑胶设备抗雷击浪涌设计的底层逻辑
本文系统阐述了雷击浪涌防护设计的关键技术要点。主要内容包括：1）直流设备必须进行浪涌测试，因其耦合风险高于交流设备；2）浪涌测试模拟1.2/50μs宽脉冲干扰，核心能量集中在100kHz以下低频段；3）地电位抬升通过长线传导形成kV级电位差，是设备损坏的主因；4）无PE设备需采用浮空PGND设计，通过TVS、X/Y电容构建三级防护架构；5）防护器件选型需区分浪涌与ESD场景，重点关注功率容量与波形适配性。
2026-05-12 09:23:01
422
原创 直流塑胶设备硬件防浪涌设计指导
本文针对无PE接地的工业/物联网设备提出三级浪涌防护方案，重点解决雷击导致的地电位抬升问题。核心设计包括：1）采用独立浮空PGND作为共模基准；2）三级防护架构（共模泄放→差模钳位→滤波隔离）；3）对称布局DC+/DC-防护器件。详细规范了TVS、安规电容等关键器件选型参数，强调PCB布局需保证防护器件紧贴输入端子、泄放路径最短。
2026-05-12 09:11:27
423
原创 PoE供电高低侧Buck拓扑、地环路干扰与电源降噪设计
可依据SW引脚调制位置，直接划分为高位调节与低位调节两种拓扑。高位调节Buck将开关MOS管布置在输入正极与电感之间，SW节点调制高压正极回路；低位调节Buck将开关MOS管布置在输出负极与系统公共地之间，SW节点调制负极回流回路，二者核心差异在于开关管对正、负供电回路的调制位置不同。特指200米PoE网线、对端交换机地、网线回流芯线、本端PD芯片、低位Buck功率地回路、本端系统地，再回流至网线对端所形成的超大闭合功率地环路。
2026-05-11 09:59:03
433
原创 PoE PD 芯片核心技术详解
TMI7321是，内置100V PD热插拔MOS和160V DC-DC功率MOS，支持两种完全独立的应用模式。：需要电气隔离或输出电压与PoE输入不同 → 选反激模式；不需要隔离且输出电压低于48V → 选Buck模式。
2026-05-11 00:21:16
1721
1
原创 PoE设备工频干扰耦合至长网线的完整路径分析
摘要： PoE以太网供电系统中，工频干扰（50Hz/100Hz）在长网线（≥60米）场景下会显著放大，引发设备异常。干扰主要源自PSE供电端的AC-DC电源，通过供电回路、共模串扰和屏蔽层耦合至网线，最终影响PD设备电源和数据传输。长网线因低频无衰减特性及寄生参数累积，使干扰幅度与长度成正比，工程实测显示干扰超480mVpp将导致重启、横纹、丢包等故障。优化方案包括源头降噪、线路屏蔽、终端滤波及规范布线。干扰幅度可通过标准化公式计算，关键变量为网线长度、负载电流和地电位差。
2026-05-10 08:21:52
386
原创 IEEE 802.3标准PoE供电原理
本文系统解析标准PoE（以太网供电）技术原理与应用。首先阐明PoE通过网线同步传输数据与电力的核心机制，详细说明ModeA/B两种供电模式及bt标准的双回路并联技术。重点对比802.3af/at/bt三大标准在供电回路、功率等级等关键参数差异，揭示功率差异的底层原因。深入剖析PoE五阶段握手流程（检测、分级、软启动等）的安全机制，并列出功率等级判定标准。最后指出长距离供电存在的压降、干扰等问题，提出工程应用建议。全文为PoE设备选型、故障排查提供专业技术依据。
2026-05-10 07:54:16
660
原创 SD/TF/SD NAND/eMMC存储及插卡检测详解
本文详细介绍了SD卡、TF卡（MicroSD）、SDNAND和eMMC四种嵌入式闪存存储介质的技术细节。主要内容包括：1）各类介质的定义、命名溯源及亲缘关系；2）完整的引脚信号定义；3）核心优缺点对比及适用场景分析；4）存储卡插入检测的五种实现方案，重点解析了特殊CLK复用CD检测原理。技术总结指出SD卡、TF卡和SDNAND三者完全兼容，而eMMC为独立架构；针对不同应用场景提供了介质选型和检测方案选型建议，为嵌入式存储设计提供全面参考。
2026-05-08 22:14:19
1503
原创 ADS与HFSS 全维度异同分析
摘要： ADS与HFSS是两大高频电磁仿真工具，核心差异在于建模维度与应用场景。ADS基于2.5D矩量法，擅长平面分层结构（如PCB）的快速电路级仿真，支持有源器件和系统链路分析；HFSS采用3D有限元法，专攻复杂立体结构（如天线、腔体）的全波场仿真，精度高但速度慢。二者在射频/微波领域互补：ADS适合电路设计、参数优化和整机仿真；HFSS适用于三维场分布、辐射分析和异形结构验证。实际工程中常联合使用——HFSS提取无源参数后导入ADS进行系统级联合仿真。学习上，HFSS入门门槛高但深耕逻辑单一，ADS需掌
2026-05-06 22:11:16
1153
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人