自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

jiyishizhe的博客

  • 博客(0)
  • 资源 (4)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

空空如也

基于FPGA Verilog串行乘法器DSP设计
基于FPGA Verilog串行乘法器DSP设计，代码通过仿真和下板调试，串行的DSP消耗的时间相对较长，但是占用资源较少

2020-04-20

基于FPGA Verilog的并行乘法器设计
Verilog 串行流水线式DSP乘法器设计，代码通过仿真以及下板调试，从输入到输出只用了三个时钟周期

2020-04-20

基于FPGA驱动VGA显示彩条代码.zip
用FPGA驱动VGA显示彩条实验代码，代码通过仿真，并下板调试。本实验我写的是800*600的分辨率，频率40M

2019-12-09

基于FPGA的uart代码.zip
基于FPGA的UART异步传输协议，已通过仿真并下板调试，能支持数字、字母、中文、特殊符号等的传输，同时单次以及多次的连续字符串传输，可直接在串口助手中看到返回的数据，或者通过signal_tap对信号进行抓取，验证数据的正确性。

2019-12-09

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除