用verilog写一个最简单的CPU

//最简单计算机核设计 2009-4-29(可下载到开发板验证）
//可以用QuartusII编译下载 
//解释权姜咏江 Email:accsys@126.com,
//参考书:姜咏江.PMC计算机设计与应用.清华大学出版社.2008-5

//基本输入时钟clock
//复位控制：reset_n,低电位有效
//基本输出：o
//程序存储器iram,16位，高5位是类指令代码,用imem16.mif初始化
//数据存储器dram,16位，不用数据文件初始化
//用lpm存储器地址信号要稳定1拍，才可以读写数据

//指令格式:高5位指令代码,11位地址码,16位立即数(分高低8位)

module test
    (
        clock,
        reset_n,
        o,
        //调试输出(可以不要)：
        opc,
        omar,
        ojp,
        oqw,
        olda,
        oadd,
        oout
    );

    input    clock;
    input    reset_n;
    output [15:0]    o;
   
    output [15:0]    oqw;
    output [10:0]    opc,omar;
    output [2:0]    ojp;
    output            olda,oadd,oout;
   
    wire dwren;
    wire [15:0] q_w;
    wire [15:0] q_data;
    reg