竞态无所不在
首先我们要理解竞态(race condition)无所不在,哪怕是对一个全局变量做++的加1动作。
a=0
a++;
a++这句话,会被翻译为多条指令:
ldr r3, [r3, #0]
adds r2, r3, #1
str r2, [r3, #0]
它会先读(ldr),再修改(add),再写(str),是一个典型的读-修改-写(RMW)序列。a++在硬件上不是原子的!
假设2个线程(或者1个线程1个中断)“同时”做a++,因为加了2次,理论上a应该是等于2,但是结果a可能只是等于1,原因很简单:
假设第2个线程,在第一个线程做完读(LDR)之后,抢入率先做完a++,显然这个时候a=1,但是由于第一个线程在ldr指令里面已经读到了a=0,第1个线程在第2个线程做完a++后,继续做++还是会在0的基础上面加(只需要执行add和str指令了),所以导致第1个线程再++