kanhao100-CSDN博客

原创【FPGA开发】Vivado开发中的LUTRAM占用LUT资源吗

LUTRAM不是一种独立的物理资源，而是LUT（Look-Up Table）的一种特殊使用方式。这两种资源协同工作，构成了FPGA的时钟网络基础设施，对于确保设计的时序性能至关重要。总结来说，LUTRAM是LUT的一种功能配置，在报告中单独列出是为了更清晰地展示资源使用情况，而不是表示它们是完全独立的物理资源。BUFG是Global Clock Buffer（全局时钟缓冲器）的缩写，是FPGA中专用于时钟信号分发的资源。在你的设计中，总共有8个MMCM单元，目前使用了1个（12.5%）。

2025-04-22 19:49:36 680

原创为什么FPGA中一般不使用浮点数进行计算？

然而，对于浮点精度，所有乘积结果都必须在加法之前进行移位，这使得无法利用 DSP 的级联电路进行优化。本文提出了一种新的浮点格式，称为共享指数浮点 (SFP)，旨在结合低精度和共享指数方案的优势。此外，我们对多种神经网络进行了测试，结果表明，该格式可用于直接量化全精度模型，并且无需微调即可实现非常低的精度损失（±1%）。块中的每个数据由 E ，年代和 M ，分别表示指数、符号、尾数部分，其中 S 和 M 构成数字的小数部分，并且 E 是指数部分。通过在块内共享指数，我们可以有效地压缩浮点数据的大小。

2025-04-21 13:55:19 1033

原创【Vitis HLS】HLS IP的控制信号 SC COR TOW COH FPGA开发

HLS IP 的控制信号和寄存器行为，这些对于理解和高效使用硬件加速器至关重要。中断提供了一种比轮询更高效的方式，让 IP 核在完成任务或需要注意时。这些信号用于管理 IP 核的执行流程。

2025-04-13 16:53:02 676

原创深入探讨 PyTorch 的 `nn.Unfold`

nn.Unfold是一个用于将输入特征图（通常是图像）展平为其局部块的模块。通过这个过程，我们可以将卷积操作转化为矩阵乘法，从而充分利用线性代数的高效性。nn.Unfold主要用于将图像分解为重叠的小块，这些小块可以被视为卷积核的输入。nn.Unfold是一个非常强大的工具，可以帮助我们将图像展平为局部块，以便进行卷积操作。通过理解其原理和应用，我们可以更好地利用它来构建高效的深度学习模型。希望本文能帮助您深入理解nn.Unfold的使用及其在深度学习中的重要性！如果您有任何问题或想法，欢迎在评论区讨论。

2025-04-03 10:36:26 299

原创深入理解 PyTorch 中的 nn.AdaptiveAvgPool2d 上采样下采样

在深度学习特别是卷积神经网络（CNN）的世界中，池化层是一个不可或缺的组成部分。池化操作能够降低特征图的空间维度，减少计算量，提取关键特征，并在一定程度上提供平移不变性。PyTorch 作为当前最流行的深度学习框架之一，提供了多种池化层实现，其中 `nn.AdaptiveAvgPool2d` 是一个特别灵活且强大的自适应平均池化层。与传统的池化操作不同，自适应池化操作不需要明确指定池化窗口的大小和步长，而是根据目标输出尺寸自动计算所需的池化参数。这种设计使得 `nn.AdaptiveAvgPool2d`

2025-04-01 10:37:29 1458

原创 PyTorch 中的转置操作：深入理解 `transpose()` 和 `permute()

在深度学习的日常工作中，我们经常需要调整张量的形状和维度顺序。无论是处理图像数据、序列数据，还是实现复杂的神经网络架构，张量维度的操作都是必不可少的技能。PyTorch 作为当前最流行的深度学习框架之一，提供了两个强大的维度转置函数：`transpose()` 和 `permute()`。这两个函数虽然都用于调整张量的维度顺序，但在功能、适用场景和性能上存在显著差异。本文将深入探讨这两个函数的原理、使用方法、区别以及实际应用场景，帮助你全面掌握 PyTorch 中的维度转置技术。无论你是刚接触深度学习的

2025-04-01 10:06:51 499

原创【FPGA开发】LUTRAM与LUT资源关系详解

LUTRAM不是与LUT完全独立的资源，而是LUT的一种特殊功能配置。当设计需要小型、低延迟的RAM时，综合工具会将部分LUT配置为LUTRAM模式。在进行FPGA设计和资源规划时，理解LUTRAM与LUT的关系非常重要，这有助于做出更合理的架构决策，优化设计的性能和资源利用率。简单来说，LUTRAM是通过将LUT重新配置为RAM模式来实现的小型分布式存储器。用一个形象的比喻：如果将LUT视为"砖头"，那么LUTRAM就是用这些"砖头"搭建起来的"小型存储器"。

2025-03-31 15:28:41 440

原创 Windows 11文件系统新选择：ReFS与NTFS全面对比及文件系统抽象层级详解

据消息人士透露，在Windows 11的最新预览版（Build 27823）中，微软正尝试引入一项突破性的存储配置选项，允许用户在装机过程中选择ReFS文件系统，以替代长期以来默认的NTFS格式。这一潜在变革引发了技术社区的广泛关注，标志着Windows桌面版操作系统存储策略可能迎来重大转变。本文将深入探讨ReFS与NTFS这两种文件系统的特点与区别，并复习文件系统的抽象层级结构，帮助读者全面理解这一技术发展的意义。

2025-03-31 13:54:47 1025

原创 FPGA时钟系统深度解析：以Xilinx MPSoC为例

Xilinx Zynq UltraScale+ MPSoC是一种高度集成的异构计算平台，它结合了ARM处理器系统(PS)和FPGA可编程逻辑(PL)。这种架构的时钟系统面临着特殊的挑战：需要满足处理器系统的严格时序要求，并同时支持可编程逻辑的灵活性。PS时钟系统: 为ARM Cortex-A53、Cortex-R5、GPU和其他处理器组件提供时钟。PL时钟系统: 为可编程逻辑提供可配置的时钟资源。这两个子系统既相互独立又紧密联系，通过专门的接口实现时钟信号的共享和同步。

2025-03-31 11:15:06 1542

原创锁相环(PLL)技术全面解析

锁相环（Phase-Locked Loop，简称PLL）是一种用于同步信号频率和相位的反馈控制系统。它通过不断调整内部振荡器的频率，使其输出信号与参考输入信号在相位上保持同步或具有特定的相位关系。作为现代电子系统中的关键技术，锁相环在通信、计算机、电力电子等领域有着广泛应用。锁相环技术作为现代电子系统的基础组件，其持续发展对于通信、计算和控制系统的进步至关重要。随着新兴应用领域的扩展，锁相环技术将继续演进，以满足更高频率、更低功耗和更高精度的需求。现代集成电路技术使PLL变得更加紧凑、高效和功能丰富。

2025-03-31 11:11:32 618

原创 Python也能make?——Makefile：起源、本质与跨平台差异

Makefile的核心概念——基于文件修改时间的增量构建和依赖关系管理——仍然影响着今天的软件构建系统，展示了优秀设计的持久价值。Microsoft选择开发自己的构建工具（如NMAKE和MSBuild），而不是采用Unix的make工具，这反映了两种不同的技术路径。从你的认知来看，Makefile确实常被用来编写gcc/g++的批量处理命令，但这只是Makefile的一种常见用途，而非其全部。这些例子展示了Makefile作为通用自动化工具的灵活性，可以用于各种不同的任务，而不仅仅是C/C++编译。

2025-03-29 21:06:59 1062

原创【FPGA开发】Vivado -mode batch：批处理模式详解与应用

在批处理模式下，Vivado作为一个命令行工具运行，执行指定的脚本或命令后自动退出，整个过程无需人工干预。无论是为了简化日常开发任务，还是构建复杂的自动化设计系统，掌握Vivado的批处理模式都是FPGA设计人员的重要技能。随着FPGA设计复杂性的不断提高和团队协作需求的增长，批处理自动化将在现代FPGA开发流程中扮演越来越重要的角色。就像是Vivado的"自动驾驶"模式，你只需要通过Tcl脚本告诉它要做什么，它就会自动完成所有任务，而无需你的手动干预。使用批处理脚本确保设计流程的可重复性和一致性。

2025-03-29 20:49:28 484

原创 Vitis™ Embedded Base Platforms：完整解析

它为开发者在Xilinx/AMD FPGA和SoC设备上开发嵌入式应用提供了预配置的硬件设计和软件环境，使开发者能够快速开始应用开发，而无需从头构建完整的硬件系统。回到开始的比喻，Vitis™ Embedded Base Platforms就像是一个精心设计的"乐高底板"，它为你的创意提供了坚实的基础。无论是开发单一功能的嵌入式应用，还是构建复杂的异构计算系统，Vitis Embedded Base Platforms都提供了坚实的基础和灵活的开发路径，是加速FPGA和SoC开发的理想起点。

2025-03-29 20:23:31 993

原创【嵌入式硬件】Linux在x86与ARM架构上的设备树需求差异：技术原理与历史演进

有趣的是，Linux在不同硬件架构上对设备树的依赖程度存在显著差异：在ARM架构上，设备树已成为标准配置方法，而在x86架构上，系统却能够在没有设备树的情况下正常工作。在Linux中，设备树通常以文本形式（DTS，Device Tree Source）编写，经过设备树编译器（Device Tree Compiler，DTC）编译后生成二进制形式（DTB，Device Tree Blob），然后加载到内核中，为内核提供必要的硬件信息。最终，在Linux 3.x内核版本中，设备树成为ARM架构的标准配置方法。

2025-03-29 19:42:34 611

原创【Vitis-AI】DPU-PYNQ自定义Overlay硬件设计 -＞ .bit .hwh .xclbin 【FPGA开发】

【Vitis-AI】解析DPU-PYNQFPGA加速计算生态系统：从Vivado到Vitis AI的全面解析https://github.com/Xilinx/DPU-PYNQhttps://github.com/Xilinx/DPU-PYNQ/blob/design_contest_3.5/boards/Makefile我们来详细分析这个的执行过程，以及它所依赖的工具和环境。这个旨在自动化构建包含 DPU IP 的硬件设计，最终生成 PYNQ 可以使用的 overlay 文件 (, ) 以及

2025-03-29 14:17:37 804

原创 xclbinutil工具详解：Vitis平台下的FPGA二进制文件.xclbin管理利器

在Vitis生态系统中，xclbin文件扮演着核心角色，它是Vitis编译流程的最终产物，包含了针对特定FPGA平台优化的硬件加速器比特流以及相关元数据信息。它提供了丰富的功能，使开发者能够检查、修改、合并和优化xclbin文件，是FPGA开发工作流中不可或缺的组成部分。每个段都有一个唯一的标识符，格式为4个字符的代码，如"BITM"表示比特流段，"METO"表示内存拓扑段。比特流是硬件加速器的实际物理实现。，开发者可以深入了解xclbin文件的内部结构，调试硬件加速器，优化性能，并进行各种高级操作。

2025-03-29 13:56:50 505

原创 v++ (Vitis编译器)详解

v++是AMD-Xilinx公司为Vitis统一软件平台开发的核心编译工具，它负责将用户编写的加速器代码编译并链接到可部署在FPGA硬件上的可执行文件。作为Vitis开发环境的关键组件，v++扮演着连接软件开发者和硬件加速能力的桥梁角色，它使软件工程师能够利用FPGA的并行计算能力，而无需深入了解复杂的硬件设计细节。通过v++，开发者可以将这些语言编写的代码转换为可在FPGA上高效运行的硬件实现，从而实现计算密集型应用的加速。v++的工作流程可分为多个阶段，每个阶段都有特定的任务和输出。

2025-03-29 13:35:14 696

原创嵌入式硬件交叉编译详解：从基础概念到实际应用

交叉编译是嵌入式系统和异构计算环境中不可或缺的技术，它允许开发者在一个平台上编译代码，然后在另一个不同架构的平台上运行。通过这些内容，我们可以看到交叉编译在不同类型的嵌入式系统开发中的重要性和应用方式。无论是简单的微控制器应用还是复杂的嵌入式Linux系统，交叉编译都是连接开发环境和目标环境的桥梁，使开发者能够充分利用开发机器的资源和工具，为各种目标平台创建高效、优化的软件。随着物联网、边缘计算和嵌入式系统的不断发展，交叉编译技术将继续发挥重要作用，支持更多样化的硬件平台和应用场景。

2025-03-28 21:13:08 889

原创 FPGA加速计算生态系统：从Vivado到Vitis AI的全面解析

赛灵思（Xilinx，现已被AMD收购）作为FPGA领域的领导者，提供了一套完整的开发生态系统，包括硬件设计工具、软件开发平台、运行时环境和应用框架，支持从硬件设计到应用部署的全流程开发。文件（Xilinx Object）是Vitis工具链中的硬件内核对象文件，它是从高级语言（如C/C++/OpenCL）或RTL设计编译生成的中间文件，代表了一个硬件加速器内核。文件是连接硬件设计和软件开发的桥梁，它将复杂的硬件设计封装成一个标准化的平台定义，供Vitis等上层工具使用。Vitis工具可以导入。

2025-03-28 15:34:38 728

原创【Vitis-AI】解析DPU-PYNQ

的角色，它将 PYNQ 的 Overlay 加载机制与 VART 的特定需求和 API 调用结合起来，提供了一个在 PYNQ 环境下更易于使用 DPU 的接口。我们来仔细分析一下这段 DPU-PYNQ 的核心代码，看看它是如何封装 VART 的。DPU-PYNQ不过是对PYNQ和VART的再次封装而已，其实现不过短短一百行。

2025-03-27 23:26:08 374

原创【Vitis AI】Zynq UltraScale＋ MPSoC DPU TRD 流程 Vivado 2022.1

如何设置 ZCU102 评估板并运行 TRD.如何更改 DPU 的配置.，FPGA开发

2025-03-27 21:16:41 971

原创 FPGA的PL内部IP与IP之间的主要连接方式

1. **AXI Interconnect (最常用):** * 就像PS-PL之间一样，PL内部的IP之间最常用、最标准化的连接方式仍然是**AXI总线**，通过**AXI Interconnect** IP核进行互联。 * 你可以把它想象成PL内部的一个交换机或路由器。 * **类型:** * **AXI4-Full:** 用于高性能内存映射访问，支持突发传输，适合连接需要高带宽访问内存或外设的IP（如DMA控制器、自定义的需要访问BRAM的处理

2025-03-27 19:54:57 575

原创 AXI SmartConnect和AXI Interconnect的主要区别

AXI SmartConnect是更现代化的解决方案，提供了更好的性能优化和更简单的集成方式。它特别适合需要高带宽和低延迟的新设计。而AXI Interconnect则提供了更广泛的协议支持和更传统的配置选项，但主要用于较老的器件系列。选择哪个组件主要取决于具体的设计需求、目标器件系列以及性能要求。

2025-03-27 19:42:34 370

原创【Vitis AI】Vitis AI RunnTime(VART) 目标板安装脚本分析

这个脚本是Vitis AI应用部署流程的重要组成部分，它在边缘设备上安装必要的运行时环境，使设备能够执行使用Vitis AI开发的应用。这些库使边缘设备能够运行使用Vitis AI开发和优化的深度学习应用程序，充分利用Xilinx硬件加速器（如DPU）的性能。通过这种方式，开发者可以充分利用PC的强大计算能力进行开发，同时确保应用能在边缘设备上高效运行，实现高性能的边缘AI计算。这种分离的方式允许开发者在性能更强的PC上进行开发，同时确保应用能在资源受限的边缘设备上高效运行。

2025-03-27 18:11:08 931

原创 HLS设计与Block Memory Generator+AXI BRAM Controller比较

Block Memory Generator是一个用于创建和配置FPGA内部块RAM的IP核。它能够生成具有可定制大小和特性的存储器块，以满足特定应用的需求。设计者可以通过Vivado的GUI或编写脚本来定制内存的参数。

2025-03-27 17:28:06 1000

原创 AXI Interconnect与直连的详细解析

连接到一个 AXI Slave 设备的端口，没有任何中间逻辑（如 Interconnect）。这是一种**点对点（1:1）**的连接方式。我们来详细解释一下 AXI Interconnect、直连以及为什么 Xilinx 在 DPU 连接上给出这样的建议。AXI Interconnect（AXI 互联）可以理解为一个。直连，顾名思义，就是将一个 AXI Master 设备的端口。

2025-03-27 17:11:39 593

原创【Vitis HLS】理解 syn.batch 文件：SLURM 环境下的 Vitis HLS 综合任务脚本

SLURM 调整资源请求（CPU 核心数、内存大小）以适应您的设计复杂度。更改作业名称和输出文件格式。修改排除的文件类型，或添加其他 rsync 选项。添加更多的环境设置或前/后处理步骤。syn.batch脚本是一个精心设计的 SLURM 批处理文件，用于在 HPC 集群上自动化 Vitis HLS 综合流程。它高效地处理了工作环境准备、依赖加载、HLS 运行和结果同步等任务，使得用户可以充分利用集群资源进行 FPGA 设计综合。

2025-03-26 10:27:50 314

原创 Gurobi：高效的数学优化求解器

Gurobi 是由 Gurobi Optimization, LLC 开发的一款强大的数学优化软件。它支持多种优化问题类型，包括线性规划（LP）、整数规划（IP）、混合整数规划（MIP）、二次规划（QP）和非线性规划（NLP）。Gurobi 以其高效的求解算法和灵活的建模能力而闻名，能够快速找到最优解。Gurobi 是一款功能强大且高效的数学优化求解器，广泛应用于多个领域。通过其灵活的建模接口和强大的求解能力，Gurobi 帮助用户解决复杂的优化问题，提高决策效率。

2025-03-25 21:51:15 1106

原创 ScaleHLS-opt 参数详解：高层次综合优化工具指南

在当今异构计算时代，将高级算法高效地映射到硬件加速器（如FPGA和ASIC）上变得至关重要。ScaleHLS是一个基于MLIR（Multi-Level Intermediate Representation，多级中间表示）的开源高层次综合（HLS）框架，旨在提供更强大、更灵活的硬件加速优化能力。作为ScaleHLS的核心工具，`scalehls-opt`提供了丰富的优化选项，帮助设计者从高级描述生成高质量的硬件实现。

2025-03-25 19:15:00 777

原创 C++ 中的构造函数继承与 Python 的 super() 对比

“构造函数的工作是建立类不变量，确保对象以一个良好的初始状态开始其生命周期。C++ 和 Python 在处理构造函数继承时采用了不同的方法，反映了两种语言的设计哲学差异。当一个类通过多条继承路径继承自同一个基类时，会导致基类的多次初始化。在面向对象编程中，构造函数的正确调用链是确保对象正确初始化的关键。不同，C++ 要求在派生类构造函数的初始化列表中显式调用基类构造函数。，但在功能上可以实现类似的目标：确保对象的正确初始化和避免重复初始化。super()

2025-03-25 17:43:26 891

原创 Python中的 `super().init()` 详解

super_init()是确保 PyTorch 神经网络模块正确初始化的关键步骤。它调用父类nn.Module的初始化方法，设置必要的内部状态，并启用 PyTorch 的核心功能。在 Python 3 中，推荐使用更简洁的语法。无论使用哪种形式，确保在每个继承自nn.Module的类的__init__方法中调用它，这是构建正确功能的 PyTorch 模型的基础。简单来说，这行代码就像告诉您的类：“在我开始自己的初始化工作之前，请确保我从父类继承的所有功能都已正确设置好。

2025-03-25 17:36:47 1527

原创解决 Vitis HLS 无法找到源文件的错误

Vitis HLS 无法找到您在脚本中指定的源代码文件。由于找不到任何源文件，HLS 无法进行综合设计，导致编译过程失败。

2025-03-25 16:30:38 650

原创解决 Vitis HLS 中的 ‘tee.exe‘ 错误问题

您可以创建一个简单的批处理文件来模拟tee创建一个名为tee.bat的文件，内容如下：@echo offtype > %1type将此文件保存在系统 PATH 中的某个目录（例如C:\Windows）或 Vitis HLS 的 bin 目录中。

2025-03-25 16:29:07 713

原创 torch-mlir：连接PyTorch与MLIR的强大桥梁

随着项目的不断发展和社区的积极参与，torch-mlir有望成为连接PyTorch和各种硬件平台的关键桥梁，为深度学习应用带来更高的性能和更广泛的部署选择。torch-mlir代表了深度学习编译领域的一个重要进步，它将PyTorch的易用性与MLIR的强大编译能力结合起来，为模型部署提供了一个高效的路径。通过将PyTorch的灵活性与MLIR的编译能力相结合，torch-mlir正在为深度学习的未来铺平道路，使模型开发和部署之间的转换更加顺畅和高效。这是连接PyTorch和MLIR生态系统的关键桥梁。

2025-03-25 10:30:26 971

空空如也

空空如也