计算机组成原理第五章输入输出系统知识点归纳

最新推荐文章于 2023-08-10 14:32:06 发布

Alfred king

最新推荐文章于 2023-08-10 14:32:06 发布

阅读量739

点赞数

分类专栏：计算机组成原理文章标签：计算机组成原理

本文链接：https://blog.csdn.net/kingJamesbond/article/details/118314879

版权

计算机组成原理专栏收录该内容

4 篇文章 0 订阅

订阅专栏

输入输出系统

5.1 概述

输入输出系统的发展概况

早期阶段

早期的I/O设备种类较少，I/O设备与主存交换信息都必须通过CPU 分散连接：每个I/O设备都必须配有一套独立的逻辑电路与CPU相连 CPU与I/O设备串行工作：当I/O设备与主角交换信息时，CPU不得不停止各种运算，极浪费时间。程序查询方式：每个I/O设备的逻辑控制电路与CPU的控制器构成不可分割的整体，增删改I/O设备极为困难。
接口模块和DMA阶段

这个阶段I/O设备通过接口模块与主机连接，计算机系统采用了总线结构。许多接口还能满足中断请求出来的要求，使I/O设备与CPU可按并行方式工作，大大提高了CPU的工作效率。并行工作方式包括： 1、中断方式：I/O设备与主角交换信息时，CPU要中断现行程序。 2、DMA方式：I/O设备与主存间有一条直接的数据通路，I/O设备可以与主存直接交换信息，CPU能够在两者交换信息时继续现行程序。
具有通道结构的阶段

该阶段针对大中型计算机：I/O设备配置繁多，数据传送频繁的状况，故采用I/O通道的方式来进行数据交换。用通道来负责管理I/O设备以及实现主存与I/O设备之间交换信息的部件。类似于特殊功能的处理器。能够执行用通道指令编写的输入输出程序
具有I/O处理机的阶段

I/O处理机用于完成I/O通道要完成的I/O控制，又能完成码制变换、格式处理、纠错等，让I/O与CPU工作的并行性更高。

输入输出系统的组成

I/O软件
- I/O指令
  
  CPU指令（机器指令）的一部分
- 通道指令
  
  对具有通道的I/O系统专门设置的指令
  
  用于：指出数组的首地址、传送字数、操作命令
I/O硬件
- 接口模块
  
  通道、I/O接口
- I/O设备

I/O设备与主机的联系方式

I/O设备的编址方式
- 统一编址
  
  用取数、存数指令
- 不统一编址
  
  有专门的 I/O 指令
设备寻址

用设备选择电路识别是否被选中
传送方式
- 串行
- 并行
联络方式
- 立即响应方式
  
  针对工作速度十分缓慢，通常处于某种等待状态的I/O设备。 CPU的I/O指令一到，他们就立即响应
- 异步共工作采用应答信号联络
  
  当I/O设备与主机工作速度不匹配时，通常采用异步通知方式。这种方式在交换信息前I/O设备与CPU各自完成自身的任务，一旦出现联络信号才准备交换信息。
- 同步工作采用同步时标联络
  
  要求I/O设备与CPU工作速度完全同步.
I/O设备与主机的连接方式
- 辐射式连接
  
  每台设备都配有一套控制线路和一组信号线,连线较多. 不便于增删设备.
- 总线连接
  
  便于增删设备

I/O设备与主机信息传送的控制方式

程序查询方式

由CPU通过程序不断查询I/O设备是否已经做好准备,从而控制I/O设备与主机交换信息 CPU 和 I/O 串行工作
程序中断方式

CPU启动I/O设备后,不查询设备是否已经准备就绪,继续执行自身程序,只有当I/O设备准备就绪并向CPU发出中断请求后才予以相应. I/O设备与CPU并行工作无踏步等待现象这能够大大提高CPU的工作效率
DMA方式

主存和 I/O 之间有一条直接数据通道,主存与I/O设备交换信息时,无须调用中断服务程序. 周期挪用 CPU 和 I/O 并行工作

5.2 I/O设备

概述

I/O设备分类
- 人机交互设备
  
  键盘、鼠标、打印机、显示器
- 计算机信息存储设备
  
  磁盘、光盘、磁带
- 机-机通信设备
  
  调制解调器等

输入设备

键盘

输入步骤: 按键判断哪个键按下将此键翻译成 ASCII 码（编码键盘法）
鼠标
- 机械式
  
  金属球电位器
- 光电式
  
  光电转换器
触摸屏

输出设备

显示器
- 字符显示
  
  字符发生器
- 图形显示
  
  主观图像
- 图像显示
  
  客观图像
打印机
- 击打式
  
  点阵式（逐字、逐行）
- 非击打式
  
  激光（逐页）喷墨（逐字）

其他I/O设备

终端设备

由键盘和显示器组成完成显示控制与存储、键盘管理及通信控制
A/D与D/A转换器

模拟/数字（数字/模拟）转换器
汉字处理设备

汉字输入、汉字存储、汉字输出

多媒体技术

5.3 I/O接口

概述

接口可以看做是两个系统或两个部件之间的交接部分,它既可以是两种硬设备之间的连接电路,也可以是两个软件之间的共同逻辑边界.

接口的功能和组成

总线连接方式的I/O接口电路
- 数据线
- 设备选择线
- 命令线
- 状态线
接口的功能和组成
- 选址功能
  
  设备选择电路
- 传送命令的功能
  
  命令寄存器、命令译码器
- 传送数据的功能
  
  数据缓冲寄存器
- 反映设备状态的功能
  
  设备状态标记包括: 完成触发器 D 工作触发器 B 中断请求触发器 INTR 屏蔽触发器 MASK

接口类型

按数据传送方式分类

分为并行接口和串行接口
按功能选择的灵活性分类

分为可编程接口和不可编程接口
按通用性分类

可分为通用接口和专用接口
按数据传送的控制方式分类

分为程序型接口和DMA型接口

5.4 程序查询方式

程序查询流程

核心问题

每时每刻需不断查询I/O设备是否准备就绪
流程的三条指令

1 测试指令:用来查询I/O设备是否准备就绪 2 传送指令:当I/O设备已准备就行时,执行传送指令 3 转移指令:若I/O设备未准备就绪,执行转移指令,转至测试指令,继续测试I/O设备的状态.

程序查询方式的接口电路

详见ppt 230 课本 192

5.5 程序中断方式

中断的概念

出现异常情况或特殊请求时,计算机停止现行程序的运行,转向对这些异常情况或特殊请求的处理,处理结束后再返回到现行程序间断处,继续执行原程序,这就是中断.

I/O中断的产生

在设备准备的同时,CPU不作无谓的等待,而继续执行现行程序,只有当I/O设备准备就绪向CPU提出请求后,再暂时中断CPU现行程序转入I/O服务程序,这便产生了I/O中断.

程序中断方式的接口电路

中断请求触发器和中断屏蔽触发器

中断请求触发器INTR,当其为1时表示该设备向CPU提出中断请求。中断屏蔽触发器MASK，为1时表示该设备被屏蔽，CPU不响应该设备请求。完成触发器D，为1时表示设备本身准备就绪
排队器

按中断源的不同性质对其排队，给予不同等级的优先级，并按优先等级的高低给予相应
中断向量地址形成部件（设备编码器）

硬件向量法：由硬件产生向量地址，再由向量地址找到入口地址

I/O中断处理过程

CPU响应中断的条件和时间

条件：必须满足CPU中的允许中断触发器EIMT为1 时间：当 D = 1（随机）且 MASK = 0 时，CPU在每条指令执行阶段结束前，向接口发终端查询型号，获取I/O的中断请求。
I/O中断处理过程

p198

中断服务程序流程

保护现场
- 程序断点的保护
  
  中断隐指令完成
- 寄存器内容的保护
  
  进栈指令
中断服务

对不同的 I/O 设备具有不同内容的设备服务
恢复现场

恢复到原来的寄存器通过出栈指令
中断返回

中断程序的最后一条指令通常是一条中断返回指令，使其返回到原程序的断点处

DMA方式

DMA方式的特点

特点

主存和设备交换信息时，不通过CPU，也不需要CPU暂停现行程序为设备服务，省去了保护现场和恢复现场。故工作速度比程序中断方式的工作速度高 DMA接口与CPU共享主存有可能出现两种争用主存，发生冲突
方式
- 停止CPU访问主存
  
  优点：控制简单缺点： 1、DMA接口访问主存时，CPU 处于不工作状态或保持状态，CPU对主存的利用率没有得到充分发挥
- 周期挪用（周期窃取）
  
  DMA访问主存时的三种情况： • CPU 此时不访存 • CPU 正在访存 • CPU 与 DMA 同时请求访存此时CPU会将总线的控制权交给DMA
- DMA与CPU交替访问
  
  将一个CPU周期分为c1和c2，其中c1专供DMA访存，c2专供CPU访存优点：不需要申请建立和归还总线的使用权

DMA接口的功能和组成

DMA接口的功能
- 向CPU申请DMA传送
- 处理总线控制权的转交
- 管理系统总线、控制数据传送
- 确定数据传送的首地址和长度修正传送过程中的数据地址和长度
- DMA 传送结束时，给出操作完成信号
DMA接口基本组成
- 主存地址寄存器（AR）
- 字计数器（WC）
- 数据缓冲寄存器（BR）
- DMA控制逻辑
- 中断机构
- 设备地址寄存器（DAR）