AVNET

AVNET 中文叫作安富利——初听到名字的时候还以为是 I'm free 心想，这个公司产品倒是价格相当便宜

厄…… -_-bb

言归正传，一清早6点半起的床，急急忙忙赶过去，现讲一下研讨会的内容吧

第一堂课，ADI

课程内容：RF和JPEG200

RF方面记的比较多，因为这段时间在搞

1 RF LNA

设计时候学要注意的东西：

low noise

High linearity  IP3

output power  P1dB

Gain flatness

2 RF Mixer 分为有源/无源 混频器

设计时候学要注意的东西：
Low noise
Frequency Range
High linearity
Conversion Gain/Loss 

AD的产品: ADL5350(无源)   AD8342(有源)

3 VGA

设计时候学要注意的东西：
Frequency Range
Analog Digital Control
Linearity
Gain Control Range
Noise

AD的产品: ADL5330(60dB)  AD8368 AD8375~76(数控) AD8370(数控)

4 RF Demodulator

设计时候学要注意的东西：
Linearity
input power
Noise Figure
Demodulation Accuracy
  => Phase/Amplitude Balance
LO to RF leakage

AD的产品: ADL5387

5 ADC Driver

设计时候学要注意的东西：

Wide Frequency Range Gain
Distortion at High Frequency
Low Noise
Adjustable Common Mode

AD的产品: AD8352 (-3dB带宽2G)

6 ADC

设计取决于Architecture：Direct Down Conversion 和……
好的ADC，需要高性能的时钟

/

7 DAC

设计取决于Architecture：Direct Up Conversion 和 IF Synthesis

还需要考虑，Frequency Planning 和 Signal Bandwidth Requirements

/* ADC & DAC ppt放的太快了，实在来不及记:(  */

8 RF Modulator

Linearity IP3
Output P1dB
Noise Floor
Quadrature/Amplitude Balance
Sideband Suppression
LO to RF leakage

AD的产品: ADL5370~74 ADL5385

9 PLL

设计时候学要注意的东西：

Lowest Phase Noise
Fast Lock Time
Low Reference Spurious
High Integration for Lower Cost

AD的产品: ADF4156(采用乒乓结构) ADF4193 ADF4360

10 Power Control

分为 Log & RMS Detector(Log检波，均值检波)

设计要求：

Dynamic Range
Frequency Range
Temperature Stability
Linearity
Modulation Independence Measurement

有些部分ppt放的比较快，没有记全

 JPEG 2000 没记-_-bb

 

第二节课 Xilinx Memory Interface

首先介绍了Memory的种类

有易失性的和非易失性的两类

非易失性主要包括 NOR Flash, NAND Flash, EEPROM, EPROM etc

NOR Flash

Serial & Parallel 都有

读写速度比NAND快

最大也就几百M

NAND Flash

只有Parallel

控制电路比NOR Flash 复杂

容量在2G到4G左右

易失性的Memory有SRAM, DRAM, RLDRAM etc

SRAM

1 同步的SRAM

2 非归零的SRAM

3 DDR II SRAM
读写的端口共用
双边沿读写
假如：
时钟频率：300 MHz
数据率：600 Mbps

4 QDR II

读写的端口分开
双边沿读写
假如：
时钟频率：300 MHz
数据率：1.2 Gbps

 

DRAM

1 DDR

数据率：200~400 Mbps
容量：128M~1G
供电：2.5V SSTL
参考电压：1.25V

2 DDR2

数据率：400~1066 Mbps
容量：256M~2G
供电：1.8V SSTL
参考电压：0.9V

3 DDR3(预计2010年成为主流)

数据率：800 Mbps ~ 1.6 Gbps
容量：512M~4G
供电：1.5V SSTL
参考电压：0.75V

目前已有的产品是800~1066 Mbps
容量是 1G

RLDRAM (Reduced Latency DRAM)

数据率：400~1066Mbps
容量：288~576 M
供电：1.5V HSTL(1.8V的也有)
参考电压：0.75V

接着介绍了MIG(Memory Interface Generate)
这是个免费的软件，可以从Xilinx的网站上down下来
安装好之后可以用core generator调用
1 New Project
2 选器件
3 选择MIG
4 对Module命名
5 进行一些调整如：
  Data band 为16位
  Frequency 133M
  Pipe line 默认
  地址数据使用 Bank2
  Clk 使用 Bank1

当然还可以使用第三方的一些Memory Core

比如：NorthWest Logic www.nwlogic.com

 

 

第三节课是讲芯片内数据的快速传输

是一个老外来讲的，听得我累死了，光顾着听，笔记也来不及记

现在只好回忆一下了

首先，串行传输要比并行的传输要快，所以，芯片内部采用了串行的结构

传输的模型如下

当然，其中连接还是比较复杂的(或者说图是很复杂的，我没记全)

是分了几个模块的，连Clock都用了好几个

有TXUSECLK,TXUSECLK2,XCLK,RXUSECLK,RXUSECLK2

在接收的数据的时候采用了一个缓冲

并采用了一定的技术，使得缓冲不会溢出，也不会空掉

原理如下：

在读取缓冲中内容的时钟里面加入了几个idle的时钟，如果读取的速度比写入的速度小，则减少idle时钟，反之则增大idle时钟，从而保持缓冲处于半满的状态

当然，在传输的过程中为了保证减少误码率，采用了伪随机码的方法

有7位，23位，31位这几种

如果是7位（即，不能有超过7个连续的0）

第四节课，主要讲了FPGA的配置方式

讲的基本上我都知道，而且由于上一节课被老外“蹂躏”的不成样子了（回答了几个问题，幸好很完美的回答出来了，Oh Yeah -_-bb）,就懒得记了

配置的方法有很多，装过ISE的人，只要用过impact，一般都知道的。

/*****************************************************************************/

第一次去了五星级的酒店，那个叫奢华啊~~~服务生态度都很好，端茶，送水，送点心的。

第一次去了美灵阁吃饭，据说蛮贵的，不过是主办方请客 :P

唯一美中不足的是最后的大奖没抽到~~~，算了~~~

晚上上来写blog，登录的时候发现校验码居然是88888，太强了~~~第一次碰到