clk_set_parent返回-16原因

最新推荐文章于 2022-03-04 17:41:13 发布
最新推荐文章于 2022-03-04 17:41:13 发布
阅读量2.6k 收藏 1
点赞数 1
分类专栏： Linux 文章标签： clock 内核
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lanyou1900/article/details/43758867
版权

内核中尝试调整clock的parent，调用clk_set_parent时发现返回-16。检查了parent和child都是正常的确实在clock_data文件中两者直接有“血缘关系”。后来在网上看到类似的问题时得到了启发：-16报告的是clock busy，意味着child clock在被使用中，原因是因为clock enable了，被使用中。可以先执行clk_disable，然后clk_set_parent，最后调整clk_enable就OK了。
https://github.com/scottellis/omap3-pwm/issues/3

lanyou1900
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
clk_div.rar_CLK-DIV_clk_div_clkdiv作用
09-23
"clk_div.rar" 包含了一个名为 "clk_div.vhd" 的VHDL源代码文件，该文件描述了一个基于计数器和异或逻辑的时钟分频器设计。 首先，让我们深入理解时钟分频的基本原理。时钟分频可以通过简单的计数机制来实现，即对...
CLK_DIV.zip_clk-div什么意思_clk_div_clock division_verilog hdl_veril
09-20
`CLK_DIV.zip`这个压缩包提供了一个用Verilog HDL编写的时钟分频器（Clock Divider）程序，名为`CLK_DIV.v`。下面我们将深入探讨时钟分频器的概念、Verilog HDL的基本知识以及如何实现一个分频器。 时钟分频器...
SetParent函数背后的意义
王华春_Jason
06-26 6818
Private DeclareFunction SetParent Lib "user32" (ByVal hWndChild As Long, ByVal hWndNewParent As Long) As Long 这样的一段代码想必大家都不陌生吧！没错，这就是今天要说的SetPrent函数，机房收费系统中一定会出现的函数。大家在此一定和我一样有不少的疑惑。下面就来简单的谈谈我对这个函数的...
common clk framework
漫不经心
06-16 1570
文章目录1. 概述2. mux、gate、divider注册过程分析clk_hw_register_muxclk_hw_register_gateclk_hw_register_dividerclk_register3. 4412 audio clk 的注册过程of_clk_add_hw_provider4. 时钟的使用过程分析clk_getclk_enableclk_get_rateclk_set_rateclk_set_parent 1. 概述 2. mux、gate、divider注册过程分析 内核将
linux clk
luckywang1103的专栏
09-03 3479
涉及的主要文件有
IMX6DL Lvds pixelclock 深入详解
Qing的专栏
02-23 6980
写在前面的话：　　　         嵌入式系统中有两个比较难搞的问题， 一个是电源，一个是Clock。随着现在电源管理芯片的成熟，我们将会越来越少地关注到电源的配置和设定（但管理应用还是比较广泛的）。 Clock系统是一个嵌入式产品的命脉，Soc 复杂的Clock 常常会让大家望而却步， 另外还有Soc厂商大都已经完善了Soc Clock 的配置， 这让我们在移植过程中 更是不长接触soc c...
一文搞懂 | Linux 时钟子系统
Peter的专栏
12-28 1902
Clock 时钟就是 SoC 中的脉搏，由它来控制各个部件按各自的节奏跳动。比如，CPU主频设置，串口的波特率设置，I2S的采样率设置，I2C的速率设置等等。这些不同的clock设置，都需...
count_clk_计数器_vhdl_countclk_时钟clk的作用_clkcount_
09-30
本项目“count_clk_计数器_vhdl_countclk_时钟clk的作用_clkcount_”着重探讨了如何使用VHDL编程语言设计一个计数器来实现时钟分频功能，从而灵活地改变时钟信号的频率。 VHDL（Very High Speed Integrated Circuit...
half_clk.rar_2-divider_half.clk_ip sta clk 分频_out_二分频；verilog
09-24
标题“half_clk.rar_2-divider_half.clk_ip_sta_clk_分频_out_二分频；verilog”揭示了我们讨论的主题，即创建一个Verilog IP核，用于将输入时钟（clk_in）分频为二分频时钟（clk_out），并且两个输出的相位会有所...
Clk_Generate-_tt.rar_generate clk_任意时钟
09-14
本教程主要探讨的是如何在 FPGA（Field-Programmable Gate Array）或 ASIC 设计中生成任意时钟，即“Clk_Generate - tt.rar_generate clk_任意时钟”。这个标题和描述暗示我们将讨论一个用于生成特定频率时钟信号的...
imx6ul 时钟初始化流程
li5830的博客
06-24 1985
1，查看 dtsi 设备树找到 clock ： clocks { #address-cells = <1>; #size-cells = <0>; ckil: clock@0 { compatible = "fixed-clock"; reg = <0>; #clock-cells = <0>; clock-frequency = <32768>; clock-output-names = "ckil"; };
IMX6UL时钟配置
qq_38532590的博客
08-28 661
IMX6UL时钟配置 以can总线的时钟为例进行分析： IMX6UL数据手册中，第18章Clock Controller Module (CCM)描述了相关配置，如下图： 从上图可以分析出，FLEXCAN的时钟是由PLL3（480M），经过CAN_CLK_SEL选择器，再经过CAN_CLK_PODF分频器得到的。 CAN_CLK_SEL选择器有4个选择： 1、PLL3的8分频（60M） 2、PLL3的6分频（80M） 3、OSC外部晶振时钟（24M） 4、Disable linux3.14.38源码中ar
Linux时钟管理clk devm_clk_get clk_prepare_enable等学习
海月汐辰
06-05 7502
Linux时钟管理clk 学习 一、查看系统clk命令
RK3568/RK3566 系统完整启动信息打印
热门推荐
嵌入式系统移植、开发、定制
03-04 1万+
DDR Version V1.09 20210630 ln ddrconfig:15 DDR4, 324MHz BW=32 Col=10 Bk=4 BG=2 CS0 Row=16 CS=1 Die BW=16 Size=2048MB change to: 324MHz clk skew:0x80 PHY drv:clk:37,ca:37,DQ:37,odt:0 vrefinner:50%, vrefout:50% dram drv:34,odt:0 change to: 528MHz clk skew:
s5pv210-nand s5pv210-nand: failed to get clock问题
Gezhengzhong的专栏
02-28 1193
问题：移植nand flash 出现加载问题s5pv210-nand s5pv210-nand: failed to get clock问题
嵌入式Linux驱动笔记(十四)------详解clock时钟(CCF)框架及clk_get函数
风筝
09-17 4983
你好！这里是风筝的博客，欢迎和我一起交流。我在找资料的时候，发现网上大部分文章都是说： 在s3c244x_init_clocks函数里：void __init s3c244x_init_clocks(int xtal) { s3c24xx_register_baseclocks(xtal); //完成祖宗级别时钟的注册 s3c244x_setup_clocks();//填充祖宗
linux clk模型
nancygreen的专栏
04-15 851
本模块是对平台(CPU 内部集成)的所有时钟源进行建模，提供对时钟源(clk)的操作接口。 Clocking rate (Crystal/DPLL/ARM core): 26.0/332/500 MHz  clk，clocksource, 锁相环（phase lock loops: pll.），多个时钟源，晶振，脉冲频率，时钟频率，晶振漂移， clk表示CPU内部的一个频率（
linux clk框架,01-linux common clk framework
weixin_35261213的博客
05-22 419
博客：fireaxe.blog.chinaunix.net根据蜗窝科技相关文档整理1. clock硬件结构如今，可运行Linux的主流处理器平台，都有非常复杂的clock tree，我们随便拿一个处理器的spec，查看clock相关的章节，一定会有一个非常庞大和复杂的树状图，这个图由clock相关的器件，以及这些器件输出的clock组成。下图是一个示例：clock相关的器件包括：用于产生clock...
SSI0_CLK----------SPI_CLK SSI0_CE0----------SPI_CS SSI0_DT-----------SPI_MOSI SSI0_DR-----------SPI_MISO
最新发布
07-14
- SSI0_CLK 对应 SPI_CLK，表示时钟信号线。 - SSI0_CE0 对应 SPI_CS，表示片选信号线。 - SSI0_DT 对应 SPI_MOSI，表示主设备输出从设备输入的数据线。 - SSI0_DR 对应 SPI_MISO，表示主设备输入从设备输出的数据线...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值