- 博客(4)
- 收藏
- 关注
RSS订阅原创 FPGA学习心得（一）
Verilog中变量的物理数据分为线型和寄存器，线型数据中wire最常用，对应于实际的数字电路，线性wire实际上就对应着硬件的连线，起到连接作用。第一周学习FPGA，Verilog语言也是第一次接触，虽然有C语言的影子，但是思维模式有很大差异，这里我把我学到的知识点记录下来，为以后复习和查阅提供良好的帮助， 基础的知识点网上随便都能找到，我只记录我觉得需要记录下来的知识点。assign语句是连续赋值语句，一般是将一个变量的值不间断地赋值给另一变量，两个变量之间就类似于被导线连在了一起。
2023-10-16 23:09:46
378
1
原创 stm32驱动HC_SR04超声波测距模块
PA7外部中断配置为上升下降沿触发，当PA7检测电平变化时，判断PA7的电平状态为1时，开启定时器2的时钟，时钟开始计时，直到下一次下降沿到来关闭时钟，同时计算定时器记的值（TIM2_Counter，单位为ms）和定时器内还未更新的cnt的值（us），最后将时间单位统一成us计算超声波测得距离；PA7引脚作为接受引脚ECHO，IO模式为浮空输入，开启定时器2中断和PA7引脚的外部中断来实现记录高电平时间，需特别注意的地方是，定时器配置的为1ms执行一次中断；引脚接线：VCC--3.3V或5V电源。
2023-10-15 18:24:00
295
1
原创 stm32进行ADC采集时有关于滤波的技巧
当我们利用stm32制作电压表时，需要利用stm32单片机内置12位的ADC进行AD采集然后转换成电压值来显示，但是此时我们遇到了一个问题——stm32单片机进行AD采集到的数据总是在个位十位数跳变，转换成电压值时也会显示一直变化，那我们该如何解决这个问题呢？这里我们想到的是利用取平均值消出AD采集值的抖动，每采集一百次时用一百次采集到的AD值的总和减去100次采集中的最大值和最小值再除以98来实现，代码如下。我们将此函数放到主函数的循环中，在对应开通的ADC通道的引脚接入外部电路测量即可（记得要共地）。
2023-10-09 20:03:17
1282
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人