SRAM:静态内存,4-6个晶体管保持一个位,1M-4M左右,由CPU提供CLK同步,控制简单(SOC内部走件简单)
DDR SDRAM,动态内存,一个电容保持一个位 10 -4次方规格,因为电容小容易漏电,所以需要反复实时的刷新,增加了控制器的复杂性.
芯片内存难设计大电容,大电阻,所以需要芯片外部旁路.
DDR内部是由行列地址决定具体的位.多个地址组成一个Array,一个Array单词只能输出或者接受一个bit,8个array组合可以单词输出一个byte,多个Array组成一个RAM buck,多个(8个)buck 组成一个Memory Device,多个Device 组成一个bank,内存条是有2个bank组成.
多个Device之间,地址线和控制线共用,数据线不同.
宏观过程:
CPU 发出读写控制指令到内存控制器,控制指令中包含地址和数据,多个指令在内存控制器中排成队列,内存控制器把地址解析成具体的行列地址,发给对应的内存快地址总线和数据缓冲区,
微观过程:
3893
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
