lbi280-CSDN博客

原创 Qt第一个问题：Could not create directory

提示问题：Could not create directory "E:\Codes\Qt\Error in " Util.asciify("build-untitled6-Desktop_Qt_5_5_1_MSVC2010_32bit-Debug")": TypeError: Property 'asciify' of object Core::Internal::UtilsJsExtensi

2017-11-07 22:40:39 4774

Verilog HDL应用程序设计实例精讲11

用来学习Verilog HDL挺好的，希望对大家有帮助

2014-05-12

Verilog HDL应用程序设计实例精讲9

用来学习Verilog HDL挺好的，希望对大家有帮助

2014-05-12

Verillog HDL 1602

使用Verilog HDL编写的1602写操作，刚开始学习写的，难免语法结构不规范

2014-05-12

FPGA控制VGA(Verilog HDL)

使用Verilog HDL编写的VGA控制，非常简单的一个，在开始学习时编写的

2014-05-12

QuartusII 11.0中文教程

QuartusII 11.0中文教程,官方教程，认真学习要比学习其他介绍文档好得多

2014-05-12

SIM300_开发板用户手册V1.2

介绍GPRS主流模块SIMCOM公司生产的SIM300模块。

2012-11-03

NRF24l01基于mega16的PPT翻页笔设计

使用2.4G无线传输模块，以mega16为控制芯片，实现PPT的远距离翻页

2011-11-28

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人