![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Verilog
文章平均质量分 63
YisongLee
这个作者很懒,什么都没留下…
展开
-
verilog中SRL16E的使用方法与接口说明
FPGA开发过程中是免不了要用到移位寄存器的,传统的移位寄存器是通过寄存器(或者叫触发器)实现的,占用的是FPGA内部的逻辑资源,当要移位的次数过多时,自然会耗费更多资源。但是如果用LUT(look up table)查找表实现的话就很轻松了,LUT是通过提前存储下一张真值表来实现逻辑运算的,所以非常节省逻辑资源。常用的移位寄存器SRL种类很多,这里以16bit的SRL16E为例,说一...原创 2018-06-07 20:52:12 · 6404 阅读 · 0 评论 -
Pingpong
Pingpong操作就是交替使用存储器的过程,一般在跨时钟域中使用,本文给出了由慢时钟到快时钟数据处理的pingpong示意图,并贴出对应的代码以及tb。供新手学习参考~数据读写pingpong示意图数据pingpong写:通过写使能控制两片DPRAM的工作过程,写使能交替有效,交替写入数据为0~1023,实现pingpong效果。黄颜色表示DPRAM1的使能和要写入的数据,蓝颜色...原创 2019-04-01 09:56:46 · 1146 阅读 · 0 评论 -
输入01字符串,计算01字符串累加和,如果和是3的倍数,输出is_triple拉高
采用模3除法实现需要调用触发器且会引入延时,耗时太长的同时也会漏掉某些值。本文给出一种通用的模N(3)除法运算的简化版解决办法,只需简单逻辑即可实现;`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // En...原创 2019-09-24 18:05:37 · 412 阅读 · 0 评论