计算机体系结构

十进制数用D表示，二进制数用B表示，八进制数用O表示，十六进制数用H表示。
十进制转二进制数：除2取余法。十进制数反复除以2，直到商为0，所得余数（从末尾读起）就是这个数的二进制表示。
类似：十进制转八进制数就是除8取余法。
二进制或者其他进制转十进制就是按权展开求和。

原码，反码，补码，移码
1，带符号数的表示
约定一个数的最高位为符号位，若该位为0，则表示正数，若该位为1，则表示负数。
以八位来说，
没有符号位时，数据表示范围是0-2的8次方-1.（0-255）
有符号位时，表示范围是-128-127.类比到n位时，-2的（n-1）次方到2的（n-1）次方-1

原码：用最高位表示符号位，数值部分用二进制绝对值表示，这就是原码的表示方法。
例如：+11的原码：00001011，-11的原码：10001011
反码：原码变反码规则：正数的反码和其原码形式相同，负数的反码是除符号位，其他各位逐位取反。（0变1，1变0）
例如：+11的反码：00001011，-11的反码：11110100
补码：正数的补码和原码形式相同，负数的补码是原码除符号位以外逐位取反，最后在末尾加1.
例如：+11的补码：00001011，-11的补码：11110101

X补码的补码就是X原码。

移码：无论正数、负数、在补码的基础上对符号位取反，一般用做浮点数的阶码。
例如：+11的移码：10001011，-11的移码是：01110101

效验码概述：
编码体系指一种编码方式中所有合法码字的集合。
合法码字占所有码字的比率就是编码效率。
一个编码系统中任意两个合法的编码之间的不同的二进制位的数目就是这两个码字的码距。
该编码系统的任意两个编码之间的距离的最小值称为该编码系统的码距
码距是衡量一种编码方式的抗错误能力的一个指标。
数字信息在传输和存取的过程中，由于各种意外情况的发生，数据可能发生错误，即所谓误码。

如果发生错误，可以恢复到正确编码就涉及到几种校验。其中有奇偶校验。
奇校验：被传输的有效数据中1的个数是奇数个，校验位填0，否则填1.
偶校验：被传输的有效数据中1的个数是偶数个，校验位填0，否则填1.

例如：奇校验 1000110（0）
偶校验 1000110（1）
使用奇偶校验可以判断出一位错误，但是无法判断是哪一位出错。
当发生两位同时出错时，奇偶校验就无法检测出来，所以奇偶校验常用于少量数据的校验。如一个字节。

海明码是奇偶校验的一种扩充。和奇偶校验的不同之处在于海明码采用多位效验码的方式，在这些多个效验位中
的每一位都对不同的信息数据位进行奇偶校验，通过合理的安排每个校验位对原始数据进行的校验的位组合，可以达到发现错误，
纠正错误的目的。（当出现两位错误时、海明码能够查错、但无法纠错）
记住以下几个关键的关系：
1，可查出多少位错误，可以发现<=码距-1位的错误
2，可以纠正多少位错误，可以纠正<码距/2位的错误。如果要纠正n位错误，所需要最小的码距应该是2n+1

海明不等式
校验码个数为k，可以表示2的k次方个信息，1个信息用来表示没有错误，其余2的k次-1个表示数据中存在错误，
如果满足2的k次-1>=m+k(m+k为编码后的数编总长度)，则在理论上k个校验码就是可以判断是哪一位出现了问题。

异或：相同为假，相异为真。

循坏冗余效验码
广泛地在网络通信以及磁盘存储中采用。
R位生成多项式可以检测出所有双错、奇数位错和突发错位小于或者等于R的突发错误。

中央处理器（CPU）
控制器、计算器、存储器、输入设备以及输出设备。
1，运算器也称算术逻辑单元（ALU）,对数据进行算术运算和逻辑运算。
由一些部件构成：加法器（累加器）—（专门存放算术和逻辑运算的操作数和运算结果的寄存器）和程序状态寄存器（PSW）—（存放两类信息
：1，当前指令执行结果的各种状态信息如有无进位，有无溢出，结果正负，奇偶标志位，2，存放控制信息如：允许中断，跟踪标志）。

2，控制器是分析和执行指令的部件。指令寄存器、指令译码器、程序计数器、定时与控制电路、堆栈和堆栈指针。
程序都是顺序依次执行，这条指令执行后下一条指令执行谁来告诉计算机，就是程序计数器。根据地址把该指令读取出来，读出来后放到
指令寄存器中，开始执行这条指令，这时程序计数器会加1，指向下一条指令，来依次循环。

计算机的分类
两种分类法：
1，Flynn、
根据指令流、数据流和多倍性三方面进行分类。
单指令流单数据流：一个控制器，1个处理器，一个主存 例如：单处理器系统
单指令流多数据流：一个控制器，多个处理器，多个主存 例如：并行处理机，阵列处理机，超级向量处理机
多指令流单数据流：多个控制器，1个处理器，多个主存 证明不可能存在。
多指令流多数据流：多个控制器，多个处理器，多个主存 例如：多处理机系统，多计算机
2，冯氏分类法。

输入输出控制方式
1，程序I/O方式 也叫程序查询方式
由于无中断机构，处理机对I/O设备的控制采取程序I/O方式，或者称为忙-等待方式，即在处理机向控制器发送一条I/O指令
启动输入设备输入数据时，要同时把状态寄存器中的忙/闲标志置为1.然后不断测试标志，当为1时，表示输入机尚未输完一个字，
处理机应该继续对该标志测试，直到为0，表明数据已输入到控制器的数据寄存器中，于是处理机将数据取出送入内存单元，便完成
一个字的I/O
在程序I/O方式中，由于cpu高速，I/O设备低速致使cpu极大浪费。

2，中断驱动I/O方式（打印机）
当某进程要启动某个I/O设备时，便由CPU向相应的设备控制器发出一条I/O命令，然后立即返回继续执行原来的任务。设备控制器
于是按照命令的要求去控制制定I/O设备，这时cpu与I/O设备并行操作
中断驱动方式在I/O设备输入数据过程中，无需CPU干预，而是当I/O设备准备就绪时，主动通知CPU,才需CPU花费极短的时间去中断
处理。从而大大地提高了整个系统的资源利用率以及吞吐量。特别是CPU的利用率，但是每中断一次仅仅能传输一个字（节）。

3，直接存储器访问DMA I/O控制方式 （多数都是采用这种，磁盘数据的读取）
虽然中断方式比程序I/O方式更有效，但它仍是以字节为单位进行I/O的，每当完成一个字（节）的I/O时，控制器便要请求一次中断。
极其低效。因此引入直接存储器访问方式。该方式特定是：数据传输的基本单位是数据块，所传输的数据是从设备直接送入内存的。或者
相反；仅仅在传送一个或者多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。可见DMA方式又是
成百倍的减少了CPU对I/O的干预，进一步提高了CPU与I/O设备的并行操作程度。

4，I/O通道控制方式
I/O通道是一种特殊的处理机。它具备执行I/O指令的能力，并通过执行通道程序来控制I/O操作。但I/O通道又与一般的处理机不同，一是其指令类型单一，
只能执行I/O操作有关的指令。二是通道没有自己的内存，与CPU共享内存。

流水线技术
流水线技术是指在程序执行时，多条指令重叠进行操作的一种任务分解技术。把一个任务分解为若干顺序执行的子任务，不同的子任务由不同的执行机构来负责
执行，而这些执行机构可以同时并行工作。
例如：一条指令可以由三部分构成输入I（输入设备）,计算C（控制器cpu控制）,输出P（输出设备）。
使用流水线技术，花费的时间是Nt+（k-1）t，Nt就是执行一条完整指令需要的时间。
注意：如果每个子任务所需的时间不同，其时间取决于执行顺序中最慢的那一个。

流水线的吞吐率：单位时间内流水线所完成的任务数量或者输出的结果数量。

根据地址码代表的地址类型，指令系统可以分为：立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址

为提高操作系统的效率，人们最初选择向指令系统中添加更多、更复杂的指令来实现，导致指令集越来越大，这种类型
的计算机，称为复杂指令集计算机。（CISC）
指令数量多，指令使用频率相差悬殊，支持多种寻址方式，变长的指令，指令可以对寄存器单元中数据直接进行处理。

对指令数目和寻址方式做精简，指令的指令周期相同，采用流水线技术，指令并行执行程度更好，这类是精简指令集计算机。（RISC）
指令数量少，指令的寻址方式少，指令长度固定，格式种类少。只提供Load/Store指令访问存储器，以硬布线逻辑控制为主，单周期指令执行，优化的编译器。