FPGA
文章平均质量分 88
leo53280
这个作者很懒,什么都没留下…
展开
-
Marvell 88E1111 百兆工程 (FPGA)
一、项目介绍背景: 使用FPGA管脚模拟MDIO接口,配置PHY为100M速率。问题:如果是强制PHY工作在100M全双工的情况下,将这个网口连接PC,PC端会自动识别成半双工。如果要保证通信速率,需要设置PC网口为100M full-duplex模式。如果通信对端是路由器,则路由器端口自动识别成半双工,影响通信效果。解决办法:将网口设置为自协商100M全双工,让对端去自动识别成100M全双工。二、软件设置这里需要配置的寄存器有:0x00,0x04,0x09测试过程 次数 \原创 2021-07-11 11:41:29 · 5709 阅读 · 6 评论 -
【xilinx DDR3 初探2】黑金A7101 DDR3代码解读
这里就没有形成文档,直接天马行空的敲一点关键内容吧。一,参考文档1.参考资料XILINX_DDR3_IP核使用教程,一共仿真,综合,测试,应用,最终篇 5个,https://download.csdn.net/download/walkmen1990/101800502.官方文档ug586_7Series_MIS3. 黑金A7101 开发板 DDR3 例程4.增加一点说明在chapter4...转载 2020-02-24 18:11:28 · 2906 阅读 · 2 评论 -
【xilinx DDR3 初探1】用户接口刷新问题
转载自EETOPhttp://bbs.eetop.cn/thread-875310-1-1.html【背景】一年多没有写FPGA代码了,最近开始搞DDR项目,想深入研究一下DDR IP核的三个刷新接口【平台】A7 + DDR3【结论】结果发现这三个接口刷新与否没有本质区别,不用主动刷新此接口;IP核自己刷新就行;【步骤】将黑金A7101的代码移植到另一块开发板上,在DDR读写结束的时...转载 2020-02-24 18:08:00 · 1628 阅读 · 0 评论