本文所用源码已经上传至github
预览
第一次模拟仿真成功时的画面
来点细节看看
步骤
- 因为龙芯的源码只有实机测试功能,没有仿真用的testbench,所以要自己写一个出来。
`timescale 1ns / 1ps
//*************************************************************************
// > 文件名: tb.v
// > 描述 :五级流水CPU的testbench
// > 作者 : trialley
// > 日期 : 2019-05-03
//*************************************************************************
module tb(//仿真界面将显示该模块的端口
input [ 4:0] rf_addr,
input [31:0] mem_addr,
output [31:0] rf_data,
output [31:0] mem_data,
output [31:0] IF_pc,//取指地址
output [31:0] IF_inst,//取到的指令