libinglibo的博客

原创 FPGA入门到实战-学习笔记

ref：腾讯教育FPGA入门到实战-录播课-上海V3学院https://ke.qq.com/course/66019老师：尤恺元第1课 掌握Verilog HDL的高级编码知识授课日期：老师以DQ触发器实例://声明模块时，输入模块一定是wire变量clr 没有同步到 sclk,所以是异步复位，以后老师再举一个同步复位的例子。1'b0 含义： 1是1bit b代表二进制，如果是d表示十进制，h...