FPGA开发之verilog
lichangc
这个作者很懒,什么都没留下…
展开
-
verilog中的点滴
verilog是一门好的语言,很多人都使用其进行开发。以前小有了解,但是没有做过大项目。最近一次用到多控制多接口的HDL描述。其实以前一直都是主动描述。很多时候都觉得特别简单。这一次设计涉及得一些东西让我很是郁闷!也让我纠结了许久,主要的问题是verilog不是我的常用开发语言。长时间的C语言开发使我习惯了C语言的开发模式和思想。这让我很是郁闷。但是对于C语言转到verilog开发是最简单的,但原创 2011-12-22 15:42:12 · 1801 阅读 · 0 评论 -
Lattice FPGA中假双口RAM控制器的设计
在很多数据采集系统中,都涉及到双口RAM进行数据交换的设计。一般的方式是,通过FPGA控制AD进行数据的采样,然后通过双口与ARM和FPGA进行数据交互。但是这个设计的难点在于应用设计过程中,硬件电路设计和软件设计。一般性的ARM+FPGA构架方式的开发为,ARM7+FPGA和ARM9+FPGA,如果涉及到数字信号处理方面的可能会用到DSP+FPGA的一个设计。但是这些所有的设计都涉及到一个问题,原创 2011-12-27 13:35:07 · 5052 阅读 · 2 评论 -
FPGA开发之--Verilog中的位移指令
FPGA开发比较复杂,其中的重点是时序设计。关于复杂时序设计,其中重点中的重点就是时序分析,设计状态机。在设计状态机的过程中就将整体的时序在头脑中有一个大概的划分。状态转换,状态内部的时序设计。有个高手讲过一句话,我觉得是很有道理的。时序是设计出来的,不是仿真仿出来的。一个时序逻辑的设计,如果开始没有一个整体的规划。上来就开始写代码,只会陷你于万劫不复之境地。 逻辑时序设计要求你对整个系统有原创 2013-03-26 17:23:30 · 4620 阅读 · 0 评论 -
基于FPGA的二次雷达S模式解码和AP 24bit奇偶校验设计思路和验证
二次雷达就不详细介绍了,可以参照相关标准和协议。 二次雷达通讯里面分为A模式、C模式和S模式数据链等这三种通讯数据链。军用模式还有。详细可以查找资料。对于二次雷达通讯方式中的重点就是解析数据。根据通讯所发生的数据链路方式,解析数据。 由于是高速数据,其中需要使用高速AD+FPGA离散视频信号。至于报文的解析方式,很简单由于S模式数据链路使用的是PPM编码方式。对应于解码也是根据脉冲位置原创 2013-04-10 16:38:03 · 2223 阅读 · 0 评论 -
OV5640 sensor 偏绿调试记录
最近在调试一个sensor,是基于ARM+FPGA构架的 8个sensor的一个全景拍照的平台。FPGA是EP3C25,基带处理芯片是海思的HI3518e。整个框架和原理设计都OK。后面就是调试sensor。OV5640接口方式,我选用的是DC接口(数字摄像头标准接口,亦或叫DVP、CAMIF接口)。其中DC接口的标准时序是 PCLK,VS,HS,DB[7:0]。根据时序接口方式,调整PCLK原创 2014-12-05 15:45:22 · 15677 阅读 · 7 评论 -
全景拍照之8 Sensor方案漫谈
同过4个多月的奋斗,从无到有的设计了一款8Sensor的视频采集板。其中有很多的问题,都是慢慢的解决一个过程,Sensor虽然不是第一次接触,但是通过fpga控制Sensor,然后8个Sensor同时采集的这个方案我还是第一次做。外面也看到有些人做过这个方案,但是不清楚是否做出来。现在整个板子可以正常数据采集了。当初我的方案框图如下: 二 、项目的设计目标是:实现8个摄像头同时拍照功能原创 2014-12-25 16:34:23 · 3292 阅读 · 6 评论