liehkf的博客

原创 使用Verilog实现基本组合逻辑和时序逻辑(寄存器、计数器)

-----------——————————--------同步复位-----------------------------------------------理解：由D触发器构成，每当有上升沿或者下降沿时，数据就从输入端到达输出端。还具有复位清零的功能，包括异步复位、同步复位。————————————————————异步复位——————————————————异步复位：不需要等待上升沿或下降沿的到来，只要复位按键按下输出端就输出0。同步复位：在上升沿或者下降沿到来时，如果复位按键按下，才输出0。