- 博客(1)
- 收藏
- 关注
原创 在FPGA中使用查表的方法
第一种,使用case语句,用excel将所需的数据生成之后,复制到verilog里面去,如下:always@(posedge CLK)case(i) 16'd0: Count_int;16'd1: Count_int200535 ;16'd2: Count_int199150 ;16'd3: Count_int197774 ;16'd4: Count_i
2015-01-20 20:59:23 10516
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人