FPGA
liqiang9410
这个作者很懒,什么都没留下…
展开
-
关于Quartus ||13.0运行过程中许可证不支持芯片的问题
今天在调试4位计数器的verilog语言时候,遇到了问题,很烦恼,即出现Error: Current license file does not support the EP4CE15F17C8 device解决方案:在运行破解器生成license.dat文件后,用记事本格式打开license.dat文件,将里面host ID后面的XXXXXXXXXXXX改成自己电脑的网卡号,之前在网原创 2017-06-20 16:15:02 · 16823 阅读 · 10 评论 -
关于modelsim仿真时出现Missing instance name in instantiation of 'xx'.
在进行嵌入式块RAM应用之双口RAM的testbench文件编写完成,设置好仿真脚本后进行功能仿真 时modelsim没有仿真波形出现,并报错: # Loading work.dpram_tb # ** Error: (vsim-3037) E:/FPGA_Examples/13_dpram/prj/../testbench/dpram_tb.v(21): M原创 2017-08-09 14:14:28 · 12043 阅读 · 1 评论 -
verilog语言中define,parameter和localparam的区别
define:是宏定义,全局有效。在整个工程都是有效的parameter:参数声明,可以由调用者修改参数值。localparam:本地参数,只能在.V文件内部使用,无法在外部被其他文件更改。原创 2017-07-24 13:49:30 · 1902 阅读 · 0 评论 -
基于 FPGA 的 RS232 协议发送数据模块
通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,简称UART)是一种异步收发传输器,其将并行数据转换成串行数据以便传输;将接收到的串行数据转换成并行数据。它包括了RS232、 RS449、RS423、RS422和 RS485 等接口标准规范和总线标准规范,即UART 是异步串行通信口的总称。而RS232、原创 2017-08-03 16:02:23 · 1307 阅读 · 0 评论 -
如何在FPGA中进行分频
在设计动态扫描8位7段数码管 时,由于同时要驱动8位数码管,为了能持续看见数码管上面的显示内容,必须对数码管进行扫描,即依次并循环地点亮各个数码管。 利用人眼的视觉暂停效应,在一定的扫描频率下,人眼就会看见好几个数码管一起点亮。每个数码管的功耗较大,如果所有的数码管一起点亮,其功耗较大。利用扫描的方式,每个时刻只有数码管是亮的,可以大大的减少功耗。 扫描频率大小合适效果才好。太小原创 2017-08-02 16:28:44 · 1953 阅读 · 0 评论 -
verilog中的integer和reg的差别
integer类型也是一种寄存器数据类型,integer类型的变量为有符号数,而reg类型的变量则为无符号数,除非特别声明为有符号数,还有就是integer的位宽为宿主机的字的位数,但最小为32位,用integer的变量都可以用reg定义,只是对于用于计数更方便而已。reg,integer,real,time都是寄存器数据类型,定义在Verilog中用来保存数值的变量,和实际的硬件电路中的寄存器有原创 2017-08-09 13:40:04 · 26683 阅读 · 0 评论 -
如何在Quartus II-13.0里查看综合器生成的原理图
大家在使用Quartus ||进行代码编写的时候, 在经过全编译以后想要查看自己的硬件逻辑图以分析综合结果是否与所设想中的设计一致。 只需点击Tools-Netlist-RTL Viewer即可Tools---Netlist---RTL Viewer原创 2017-07-17 13:56:20 · 14843 阅读 · 0 评论 -
关于FPGA波特率和时钟周期是的换算问题
前面说到了UART,也就是串口发送模块,串口发送模块两个主要组件之一即为波特率时钟生成模块,这里需要计算出系统时钟计数值与波特率之间的关系: 9600波特率指的是9600bps,96000bit/s刁民张先 2017/8/4 14:18:35然后频率是1/速率 = 1/96000 = 1.0416666667*10^(-5)原创 2017-08-04 14:32:24 · 14239 阅读 · 2 评论