配置屏幕参数方法笔记

本文详细介绍了LVDS双通道与split通道的工作原理,以及如何理解LVDS屏参中的水平有效长度、时钟频率与分辨率的关系。同时,阐述了屏参计算公式,包括像素时钟、分辨率与帧率的相互影响。针对屏参不匹配导致的显示问题,提出了尝试不同blanking值和时钟频率调整的方法。此外,还讨论了DSI格式对屏参计算的影响。
摘要由CSDN通过智能技术生成

1. LVDS双通道的屏参

LVDS双通道DATASHEET的屏参水平有效长度跟分辨率水平值不匹配,是因为双通道各传送一半像素,配置屏参时,时钟、水平有效长度和水平blanking值都要乘以2(通道数x每通道水平有效值H ACTIVE)。

有这么几种通道类型的LVDS
单通道LVDS(single channel output) : 只通过一个通道接向外面的LVDS panel。
双通道LVDS(dual channel output): 通过两个通道接向外面的两个LVDS panel, panel 显示相同内容;
split 通道LVDS(split channel output): 通过两个通道接向外面的一个LVDS panel.

双通道LVDS:使用相同的IPU DI,且每个通道都路由这个DI 的数据到 自己的通道。由于使用的是相同的DI, 所以两个显示屏幕内容是相同的。 很明显,双通道LVDS 能够实现多屏幕同显。

split通道LVDS:使用相同的IPU DI,但每个通道路由不同的数据,奇数通道路由奇数位像素数据,偶数通道路由偶数位像素数据,依次来构成一个完整的帧

可能比较抽象,举个栗子。1920x1080的像素数据中每一行有1920 个像素点,分别编号1,2,3, 。。。1920, lvds split mode 就是在通道0 中发送第一个像素数据,通道1中发送第二个像素数据,依此类推。

举个栗子说明,如果IPU DI 端输出是1920x1080M@60 分辨率的像素数据, lvds channel 0 的时序变成了960x1080M@60 的分辨率,lvds channel 1 的时序也变成了960x1080M@60 的分辨率。pixelclock 就变成了原来的一半。

一个LVDS 信号,经过split 模式后,lvds每个通道信号的pixelclock 变为原来的一半,水平有效长度变为原来的一半。
由此可以反推出 IPU DI 端的时序参数,datasheet 中的pixelclock2 = DI 端的pixel clock ,h active 长度2 = Di 端的 hactive 长度.
现在可以解释为啥需要split 模式的LVDS 了, 因为它每个通道需要的pixelclock 较低, 合成后可以变成高分辨率的显示屏,一般单通道的很难达到这么高的分辨率。

内容摘取或参考了以下链接:

https://blog.csdn.net/changqing1990/article/details/81128552

2. 屏参关系计算公式

hsync_len 和vsync_len 分别是hsync和vsync 同步信号所需要的时间
水平分辨率:hactive 垂直分辨率:vactive
水平前尖:hfront-porch(HFP) 垂直前尖:vfront-porch(VFP)
水平后尖:hback-porch(HBP) 垂直后尖:vback-porch(VBP)
水平消隐信号:hsync-len(HS) 垂直消隐信号:vsync-len(VS)

1.lane-rate= clk(时钟频率) * RGB(3) * BIT(6或8) / lane_num ,lane_num表示差分时钟通道数,具体数值要根据实际情况修改。注:以上公式的值计算出来后,rk3288里面需要*1.25,因为配置会比实际输出会低一点
2.帧率、屏参和时钟频率的关系: clock-frequency=(水平分辨率+HS+HBP+HFP)(垂直分辨率+VS+VBP=VFP)*fps(帧频率)
3.dsi,format表示RGB三原色用多少位表示,如六位:dsi.format=<MIPI_DSI_FMT_RGB666>;八位:dsi.format=<MIPI_DSI_FMT_RGB888>,lane-rate计算公式中的RGB与BIT值根据format参数得出

内容摘取或参考了以下链接:

https://blog.csdn.net/changqing1990/article/details/78595565

3. 用标准屏参不能显示的尝试办法

遇到过一个eDP屏幕,用手册的屏参无法显示内容,尝试TYP到MAX之间的blanking值,并把clk频率提高0.5MHz后,内容就能显示了。

如果标准参数的点不亮,再尝试最大和最小,如果都点不亮,则需要慢慢修改参数调试;

CLK如果不准确 可以按照20MHZ增大或减小的逻辑调,如原来是150MHZ,可减小或增大20MHXZ,相应的,lane-rate值也要根据公式做出相应的改变,注意,如果一直都点不亮,可查看屏幕排线有没有接好,或者可能是硬件部分有问题。

内容摘取或参考了以下链接:

https://blog.csdn.net/liuyingyanhuo/article/details/81051111

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值