路科验证

众所周知，在数字IP设计以及SoC设计中，验证任务迫在眉睫。目标是使RTL代码和功能覆盖率都达到100％，并最大程度地减少获得它的时间。使用最广泛的方法是基于通用验证方法（Universal Verification Methodology，UVM）的随机约束测试（System Verilog或e语言），它能够在相对较短的时间内构造复杂的测试，同时强调RTL代码并跟踪功能覆盖范围。一些验证工程师还使用形式化的方法来验证模块的专用部分，例如标准接口，从而完成IP验证。本文将介绍一种基于形式...

当我们谈论数字IP的sign-off时，我们指的是对模块的完整验证。 设备数据表中列出的每个功能都需要验证。 此外，每条RTL语句描述，分支和表达式也需要验证。 仅当功能（特点检查）和RTL代码覆盖率都达到100％时，IP才被signed-off。 为此，我们可以考虑两种不同的模式来实现目标：通用验证方法（UVM）方法（经典方法）和基于形式化的方法（新方法）。 本文将介绍基于形式化的方法是如何显著减少验证时间的。经典的方法多年来，我们一直使用UVM+SV 或者UVM+e语言的方...

定义已更改，因此将影响设计过程。在最新的周期性发展热潮的刺激下，半导体行业进入了定制处理器的新黄金时代，但是这次“定制处理器”意味着不同的东西。上一个时代，每家主要的半导体公司都拥有内部处理器：SuperH，PowerPC，V800，Alpha，MEP，Trimedia等，其中一些在特定领域比其他领域更加专业。但是，行业整合和维护专有架构的巨额花费导致其中的许多都逐渐消失，整个行业进入了“标准架构”的漫长时期，而定制处理器填补了诸如音频处理等应用领域的空白。“在过去的...

几乎每个规模不小的设计里都包含至少一个状态机，并且通过其合法状态、状态转换以及状态转换的各种原因来行使该状态机是验证设计功能的关键。在某些情况下，我们可以简单地使用状态机作为对设计执行正常操作的副产品。在其他情况下，状态机可能非常复杂，以至于我们必须采取明确的针对性步骤来有效地行使状态机。在本文中，我们将了解inFact的系统性激励生成和生成约束感知功能覆盖范围的能力如何通过生成命令序列来简化执行状态机的过程。状态机示例本文使用的示例是LPDDR SDRAM存储器的状态机。下图...

形式化能力某些特定技能是被需要用以支持各个组织级别。 基本上将其分为四个C（检查，约束，覆盖率和复杂性）。 覆盖图4中包含的所有细节或对每种技能类型的详细分析过于繁琐，因此仅分解那些展开讨论的内容。图4. 形式化验证工程师技能矩阵。 资料来源：Oski Technology这里先讨论ProofCore覆盖范围的适用性。 ProofCore是一种可观察的覆盖率指标，可用于确保检查集的完整且涵盖了设计的所有行为。它确定逻辑是否实际送入与检查程序关联的证明中。如果修改了...

行业专家如何首次应对形式化能力成熟度模型。你无法改善无法度量的内容，而在方法论方面，度量的概念变得更加困难。加入组织内个人的技能，能力和经验水平的概念，这可能会影响他们采用某些技术的能力，因此需要引起足够的重视。这就是诸如能力成熟度模型（capability maturity models, CMMs）之类的概念开始发挥作用的地方。 CMM使公司可以评估其在技能和能力方面与行业内其他公司相比所处的位置，并确定可以优化的流程，以从其工程团队中获得更多价值的领域。它还可以定义与将新技术引...

摘要：简单易懂的PSS用例科普Accellera的便携式测试和激励标准提供了强大的验证功能，这些功能并不能代替UVM，而是可以增加现有的验证流程。 这就是便携式激励和UVM相互作用的方式。在开发便携式测试和激励标准时，有关它的最常见问题之一是：它打算替代UVM吗？”答案很明确：“不！” 要追其原因，我们需要研究一下 PSS与验证工具交互的方式，为了了解Accellera便携式测试和激励（PSS）标准与UVM的不同作用，让我们考虑从1.0a版本的标准文件中获得关于PSS打算完成的...

便携式激励技术是IC验证中最热门的话题之一。一些EDA供应商已经开发了相关的工具，并与Accelera Systems Initiative合作，为它们定义一个标准的输入格式。便携式激励标准（PSS）1.0版于2018年6月发布，人们对这一方法很感兴趣。现在所有相关的商业工具都支持该标准，采用速度正在加快。然而，在实际芯片设计中采用PSS并不是一件容易的事。PSS提供了两种输入格式，这两种格式都比传统的SystemVerilog约束随机测试台抽象得多。便携式激励方法令人印象深刻的功能是由输入格...

摘要：有时，System Verilog的使用者花费大量时间来调试意料之外的仿真结果。最后才发现是SystemVerilog语言参考手册（LRM，Language Reference Manual）所定义的规范与使用者所想的不同。在本文将探讨SystemVerilog使用者经常提出的一些问题。这些问题的回答将帮助SystemVerilog的使用者正确、准确地理解语言规范，从而可能节省设计人员因意外的模拟结果所花费的大量调试时间。 序言 2005年，SystemVerilog被...

对于任何设计验证 （DV） 项目，遵循最佳编程规范可让团队成员的日子过得更轻松。另一方面，当代码被重用时，或者当代码从一个所有者移交给另一个所有者以完成将来的任何改进时，不良的代码风格会导致很多问题。有时，它会导致代码中的大量返工和修补程序，使代码很难在项目的后期阶段或将来需要重用的项目中得以维护。很多时候，在做设计验证项目时，需要将较大的代码段分成较小的块，以使代码更易于阅读和调试（也用于可重用的目的）。这种较小的代码片段可用于 DV 环境中的不同位置，用于多个组件/模块等。...

摘要随着混合信号SoC设计数量的增加以及相应的混合信号验证的需求，UVM作为一种解决方案被提出，即采用用于复杂数字SoC的UVM验证方法。目前存在很多混合信号的UVM验证方法，但是，都没有将UVM环境与混合信号设计连接的标准化方法。由于这些原因，有效的混合信号设计验证正变得充满挑战，并为创新性的验证方案打开了空间。本文将展示使用Verilog-AMS模型将UVM环境与混合信号设计连接的不同方法。一. 引言混合信号验证还很初级，但是随着设备变得越来越复杂，对混合信号验证的需求也在迅...

设计和验证一个大型、复杂的半导体器件都是与编码有关。设计意味着绘制大量的原理图，并使用手工指定的输入值实时进行验证，输出结果以波形形式观察的日子已经一去不复返了。当然，可能仍然有一个或两个模拟功能的示意图，并且波形在调试中仍然扮演着重要的角色。但是硬件设计、片上系统（SoC）中的嵌入式软件以及大部分验证测试平台都是编码的。一个典型的设计和验证环境使用丰富的语言组合，包括SystemVerilog、Verilog、VHDL、E和C/C++，将所有的设计和验证元素互连在一起。除了代码的功能正确性之外，.

译者按 ：当今硬件设计变得愈加复杂，如何创建出足够的测试来保证设计的正确性是每个硬件工程师需要面对的问题。Accellera的可移植激励测试规范（PSS、又称便携激励标准）[1]旨在希望能够提供一个独立的测试来源，从而实现跨层级的验证复用，即无论是IP级别、子系统、还是SoC级都使用同样的测试来源，他们也希望提供一系列功能来解决不同级别对于验证测试的不同要求，从而达到真正意义上的复用。然而，即使是像Java和C++这样拥有强大的面向对象特性的编程语言，都不能直接保证我们能得到高质量的可复用的代码，...

原文作者：Rich Edelman - Mentor, A Siemens Business软文标题：UVM序列的乐趣——编码和调试软文摘要：概述如何构建和编写基本序列，然后扩展到更高级的用法。在SystemVerilog UVM测试平台中，大多数活动是由编写序列产生的。本文将概述如何构建和编写基本序列，然后扩展到更高级的用法。读者将学习有关产生序列项的序列，这些序列将导致其他序列的发生，并管理其他sequencer上序列的序列。异常事务的序列将会被研究生成，自检程序也将会...

为什么超链接对于HDL调试至关重要在万维网上冲浪是工程师每天最容易做的事情之一；调试他们的设计和测试平台却是最难的事情之一。EDA多年来一直在努力构建使调试易于处理的工具。最近的进展借用了流行的计算机应用程序（如Web浏览器）的易用性，并将其应用于一些最复杂的设计和验证问题。超链接是这里的一项关键技术。文本编辑器的局限性自从上世纪90年代早期逻辑综合被广泛采用以来，设计人员就开始使用硬件描述语言（HDL），如Verilog和VHDL。HDL还包含用于验证的构造，这些特性随着时间...

20200429 SystemVerilog的静态方法前言在我的上一篇博客中，你已经学习了如何创建具有静态属性的类。这类变量的作用类似于全局变量，因为无论你创建多少个对象，都仅存在一个副本。这篇展示了如何创建访问那些静态属性的方法。方法任何类方法都可以读取和写入这些静态属性，就像动态属性一样。但是，如果将方法声明为静态方法，则可以调用该方法而无需构造对象。以下示例是带有静态方法的Thing类，用于打印Thing对象的数量。即使没有构造Thing对象，也可以调...

By Matthew Ballance,February 28, 2020声明式的、基于约束的描述的使用，如何帮助您将命令序列集中在感兴趣的领域上。行使状态机是验证设计功能的关键。实际上，状态机很重要，以至于Accellera开发的便携式激励标准（PSS）为模型活动提供了特定的功能，这些活动通过其状态对设计机进行排序。PSS为状态机提供的支持足以行使状态机，但我们也可以在SystemVerilog中获得许多更高效的建模和自动测试创建的相同好处。在这篇文章中，我们将展...

IP的特性、验证和使用方式会对设计的可靠性和兼容性产生重大影响。区分好IP与中劣IP变得越来越困难，部分原因在于它取决于使用方式和使用地点，部分原因是即使最好的IP在一个系统中也可能比另一个系统更好地工作——即使是同一厂商开发的芯片。IP本身也变得越来越复杂。曾经用于单一功能的IP现在已与其他IP结合在一起以创建子系统。尽管这在开发时间方面带来了好处，但同时也引发了涉及集成的新问题。因此，考虑任何IP的第一要务是是否值得将其包括在内。那么，什么样的IP是可接受的呢？技术副总裁兼Arm研...

进入本篇资讯前，跟随小编一起先来康康什么是高层次综合（High-level Synthesis，简称HLS）吧。关于HLS：所谓的高层次综合（HLS）就是将C/C++/System C描述的设计意图，“翻译“成用Verilog/System Verilog描述的RTL，多应用于运算逻辑主导的设计。从软件代码自动生成优化的硬件电路的能力是系统级设计自动化的主要原则之一，其并...

​在我们使用多数DPI的场景中，SV调用C一侧的函数多数情况下会立即或者在有限的时间内返回，而这对于SV一侧是可以“忍受”的。例如SV调用C算法模型函数，只要能够在一定时间内返回运算结果，我们可以允许SV等待C的函数线程调用结束再返回。然而，在个别的情况下，我们会需要在后台开辟C线程，让它作为服务程序做阻塞服务，例如通过socket接收数据，只不过阻塞的C函数调用对于SV而言，那就是一场噩梦。为了...

为响应全国各地心心念路科验证培训的路粉们，路科将在9月1日进行线上培训，线上报名方式如下：手机安卓端（暂不支持iOS）可在【腾讯课堂】APP搜索“路科验证”，即能够找到报名入口，PC端可浏览腾讯课堂的课程页面选择报名。前30名学员优惠价7980，后期价格将恢复为8580。报名直通车so...还在等什么？培训详情可在订阅号回复【培训】，也可以扫码momo小姐姐，咨询她线上培训：...

路科验证官网首页：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域EETOP路科首页： EETOP - 路科验证 - IC验证培训CSDN路科首页：CSDN - 路科验证 - IC验证培训不少路粉对寄存器模型的使用可能还停留在这个阶段：也就是说，通过寄存器句柄，配合读写指令，即可完成一次总线上的访问。当然，你也可以通过指定BACKDOOR，来做后门访问。这两...

 rockeric.com背景介绍标准的制定是一个棘手的平衡问题，特别是在进入一个新领域的时候。Accellera开发的Portable Stimulus Standard （可移植激励标准，下称PSS）就是其中之一。PSS可能是自Verilog和VHDL以来最重要的标准协议了。如果说有什么应该冠以颠覆性的标题，那一定就是它了。它是第一个增加抽象验证过程的同时，正确地重新定义了...

rockeric.com随着集成电路工艺水平以及计算机体系结构技术的不断发展，微处理器的性能在过去的几十年中呈指数级的增长，伴随而来的是微处理器设计规模以及复杂度也快速增加。随之而来就是验证的难度急剧增加。当前高性能微处理器验证面临的挑战主要为以下三个方面：1.验证周期长，效率低。2.验证覆盖率难以保证。3.定位并调试错误难度大。一般对于处理器的验证，通常采用分层次，多平台的验证。采用的验证方...

​rockeric.com如果读者习惯看段落清晰的论文结构，恐怕会很容易遗落这篇论文。来自Vtool公司的Djuro Grubor针对数据流设计在验证环境复用性方面，尤其是scoreboard复用性上面有自己的一套完整见解。从国内目前的IC设计产品领域分布来看，通信（~40%）依然是最大的部分，而通信类的SoC设计验证经常会跟数据流设计（data stream）紧密相关。这篇文章《Veri...

​rockeric.com知识产权随着设计的规模变得越来越大，毫无疑问IP模块的规模也会随之增大。“行业领先的指标标志着设计者从对各个IP模块，PHY，控制器，软件的使用需求转变为对解决整个端对端协议接口挑战的需求，”Synopsys公司的USB&DisplayPort IP产品解决方案部门的营销总监Mick Posner表示，“SoC设计人员不再花时间去将各种IP模块集成...

​rockeric.com前言基于断言的验证已成为现代设计验证的一个组成部分。并发（concurrent）SVA是一种强大的断言语言，它以简洁的符号和规则表达属性的定义；它的适用范围非常广泛，被强烈推荐使用。但是，SVA是为静态世界而设计的，这也就造成了一些局限性：（1）它无法轻松地根据单元变量（模块，检查器，接口）的值解决延迟和重复的使用问题；（2）它不...

​距离红宝书的出版已经过去12个月了，距离书中18章的最后更新SV及UVM高级话题篇之五（终）：OVM与UVM的混合仿真也已经过去18个月了，除了平时在思考和开发一些方法学原型，路桑也积累了一些案例，可以继续做成新的章节，或者独立成章，或者添加到有的章节上面。至于将来是否要出新的一版，或者独立成册，暂时还没想好。我能够还有勇气继续写的原因来自于我两个女儿现在能玩儿到一起了，于是晚上回家又能...

​rockeric.com在高性能运算领域优化处理器设计任重而道远对于传统的亦或是超大规模的数据中心而言，它们的运算性能受到了极大的限制，原因在于高速运算所需的高功耗，以及服务器内部的日益增长的大量处理器，存储器，硬盘以及操作系统所带来的散热问题。功耗问题十分的麻烦且复杂，即便如此，想在系统中降低功耗可以通过一系列有效的手段实现。然而对于7nm及其以下的工艺而言，问题就没有那么简...

路科验证官网：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域EETOP路科首页： EETOP - 路科验证 - IC验证培训CSDN路科首页：CSDN - 路科验证 - IC验证培训昨晚读到一篇关于对DFT测试寄存器建模的论文，写得非常好，One Stop Solution for DFT Register Modelling in UVM，来自于AMD HUANG,Ru...