异步FIFO设计

         相对于异步的FIFO设计，同步FIFO显得异常简单，然而其基本思想却是异步FIFO设计的基础。

同步FIFO设计（整个设计一个时钟）：

       比较小的FIFO，可以使用寄存器组实现。一般FIFO深度为2^n，所以需要设置n个bit的地址位，另外设置一个bit的空满标志，n+1个bits组成一个指针。wptr[n:0]：写指针，rptr[n:0]：读指针。其更新方式为，当写入一个数据时，wptr累加，当读出一个数据时，rptr累加；循环计数实现循环FIFO。

       当wptr==rptr时，空；当(wptr[n]!=rptr[n])&&(wptr[n-1:0]==rptr[n-1:0]),满。空时禁止读取，满时禁止写入。另外，除了额外增加一个bit位作为空满标志外，还可以通过浪费一个空间作来实现空满的控制。即：当wptr==rptr时，空；（wptr+1）%n == rptr，C语言中的循环FIFO经常采用的判空满的方法。

异步FIFO设计（写入方和读出方使用两个不同的时钟）：

       在异步时钟下，需要跨时钟域处理，寄存器容易产生亚稳态。