- 博客(2)
- 收藏
- 关注
RSS订阅转载 ODDR2
1.SPartan6 FPGA中， PLL产生的时钟不能直接连到FPGA的通用I/O上； 2.如果硬件已经连上了，可通过在PLL输出与通用I/O之间增加ODDR2模块缓冲来解决。 3.ODDR2与PLL模块可放在一个V文件中。 4.ODDR2模块如下： ODDR2 #( .DDR_ALIGNMENT("NONE"), // Sets output alignm
2017-02-15 21:23:03
1805
原创 啰嗦的约瑟夫问题
#include #include #define Len sizeof(struct node) struct node { int num; struct node*next; }; struct node* create(int m) //建立循环链表 { struct node*head,*p1,*p2; int i; for
2016-01-03 17:24:31
156
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人