星月夜话

平台：zynq zc702LWIP ： 1.4.1是否有系统： 否一、udp基础知识：每一个UDP连接都对应一个UDP控制块，UDP协议的实现就是对这些控制块结构成员进行操作。为什么需要控制块链表？为了让协议栈可以实现多个连接，可以多个网络进程同时进行。最后这些控制块通过链表连接在一起。其中链接属性为外部的udp_pcbs是一个全局变量，指向控制块变量首地址。即这是一个指针变量，其数值是链表首地......

转自： http://blog.sina.cn/dpool/blog/s/blog_5388bc850100wyis.htmlFPGA中LVDS差分高速传输的实现低压差分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应用正变得

转自：http://blog.sina.cn/dpool/blog/s/blog_6f0eeb3301014pi7.html今天用DE0做VGA实验，在分配管脚后全编译出现下面这样的错误：Error: Can't place multiple pins assigned to pin location Pin_K22 (IOPAD_X41_Y19_N14)Info: Pin B[0]

转自：http://blog.csdn.net/k331922164/article/details/47623501一、前言。Signaltap是嵌入式逻辑分析仪，说到嵌入式，很容易让人想起ARM，其实Signaltap跟ARM没有半毛钱关系。这里的嵌入是嵌到FPGA的内部。如果你用过Signaltap，就会发现，每次都要综合整个工程，再下载代码，然后才可以使用Sig

1. almost full 和 almost empty flags用来指示只剩一个字了。2. Programmable full and empty status flags可以由用户自定义内容设定或者用专用的输入口进行设定。3. 对于V5的block RAM和built-in FIFO可以使用内嵌的寄存器。使用这个寄存器可以提高FIFO的性能，但是增加延迟。4. FI

转自：http://blog.csdn.net/k331922164/article/details/47623501一、前言。Signaltap是嵌入式逻辑分析仪，说到嵌入式，很容易让人想起ARM，其实Signaltap跟ARM没有半毛钱关系。这里的嵌入是嵌到FPGA的内部。如果你用过Signaltap，就会发现，每次都要综合整个工程，再下载代码，然后才可以使用Signa

转载自：http://iphonebbs.cnmo.com/thread-14714263-1-1.html如图 和明显TDD是这一秒上行，下一秒下行FDD是两个通道再详细点就是 TDD就是这一个时段进，下一个时段出，所以叫做时分双工，速度越快，衰落变换频率越高，衰落深度越深，因此必须要求移动速度不能太高。而 FDD是双向通道，是两个频段，所以叫做频分双工，FDD模式的特点是在分离（上下行频率间隔...

转自：https://jingyan.baidu.com/album/48b37f8d1ee4fd1a64648801.html?picindex=1一、先全编译，如图  二、用sop文件生成jic文件：先点击file -convert programming file三、点击programming file type选生成jic文件，根据外置配置选择configuration device，并选...

    转自： https://my.oschina.net/michaelyuanyuan/blog/68203h>...struct icmp* aaa; aaa = (struct icmp*)malloc(sizeof(struct icmp)); //假设是第200行； aaa->icmp_type=1; //假设是201行；...make的时候第201...