单片机
码家务农
这个作者很懒,什么都没留下…
展开
-
Cache在嵌入式处理器中的使用问题
随着嵌入式计算机应用的发展,嵌入式CPU的主频不断提高,这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题,许多高性能的嵌入式处理器内部集成了高速缓存cache。其中,三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。Cache即高速缓冲存储器,是位于CPU与主存之间一种容量较小,但速度很高的存储器。由于CPU在进行运算时,所需的指令转载 2013-07-07 22:12:39 · 2002 阅读 · 0 评论 -
深入CACHE
Cache是我们经常关心的话题,K6-Ⅲ的推出引出了一种全新的缓存结构即Tri-level Cache设计思想。那么对于微机系统而言,Cache到底有什么作用?它的工作原理又是如何的呢? 一、使用Cache的必要性 所谓Cache即高速缓冲存储器,它位于CPU与主存即DRAM(Dynamic RAM 动态存储器)之间,是通常由SRAM(Static转载 2013-07-07 21:54:36 · 555 阅读 · 0 评论 -
S3C44B0 寄存器描述
1产品预览介绍三星的S3C44B0X 16/32位RISC处理器被设计来为手持设备等提供一个低成本高性能的方案。S3C44B0X 提供以下配置:2.5V ARM7TDMI 内核带有8Kcache ;可选的internal SRAM;LCD Controller(最大支持256色STN,使用LCD专用DMA);2-ch UART with handshake(IrDA1.0, 16-by转载 2013-07-07 22:17:47 · 1936 阅读 · 0 评论 -
UATR与RS232以及COM端口的关系
UART作为硬件来看,它是通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),是电脑硬件的一部分,将资料由串行传输(Serial communication)与平行传输(Parallel communication)间作传输转换。UART通常用在与其他通讯协定(如EIA RS-232)的连结上。 具体实物表现为独立转载 2013-07-07 22:20:27 · 2159 阅读 · 0 评论 -
ARM开发调试教程-不错的ARM开发心得
硬件篇(一) 开发板的整体架构我设计的开发板是在三星44B0 demo板的基础上,参考网络上相关的资料,加入我的思想开发的。以下是该开发板的整体架构:(二) 开发板的焊接贴片式元器件的拆卸、焊接宜选用200~280℃调温式尖头烙铁。贴片式电阻器、电容器的基片大多采用陶瓷材料制作,这种材料受碰撞易破裂,因此在拆卸、焊接时应掌握控温、预热、轻触等技巧。控温是指焊接温转载 2013-07-07 22:37:47 · 2903 阅读 · 0 评论 -
运行地址和加载地址
运行地址和加载地址 在连接目标代码时,会提到运行地址和加载地址。这两者有什么区别呢? 加载时地址就是程序放置的地址,运行地址就是程序定位的绝对地址,也即在编译连接时定位的地址。如果程序是在flash里运行,则运行地址和加载地址是相同的。如果程序是在ram里运行,但程序是存储在flash里,则运行地址指向ram,而加载地址是指向flash。代码一般转载 2013-07-11 21:54:45 · 522 阅读 · 0 评论 -
SRAM/DRAM,PROM/EPROM/EEPROM,NOR/NAND FLASH区别
RAM / ROM 存储器 ROM和RAM指的都是半导体存储器,ROM是Read Only Memory的缩写,RAM是Random Access Memory的缩写。ROM在系统停止供电的时候仍然可以保持数据,而RAM通常都是在掉电之后就丢失数据,典型的RAM就是计算机的内存。 RAM 有两大类: 1) 静态RAM(Static RAM转载 2013-07-14 16:34:36 · 704 阅读 · 0 评论 -
向量中断和非向量中断
向量中断与非向量中断的区别 推荐向量中断就是不同的中断有不同的入口地址,非向量中断就只有一个入口地址,进去了再判断中断标志来识别具体是哪个中断。向量中断实时性好,非向量中断简单 向量中断控制器VIC具有32个中断请求输入,可将其编程分为3类,FIQ,向量IRQ和非向量IRQ。 FIQ(fast interrpt request)快速中断请求要求具有最高优先级。如转载 2013-07-14 16:17:11 · 648 阅读 · 0 评论 -
c语言程序的运行
13.4 C语言程序的运行在嵌入式系统中,程序最终是要放置在内存中运行的,程序的几个段,最终会转化为内存中的几个区域。C语言可执行程序的内存布局如图13-5所示。图13-5 C语言可执行程序的内存布局在内存中,从低地址到高地址,依次是只读段、读写段、未初始化数据段、堆段、栈段。映像文件中将包含代码段(Code)、只读数据段(RO Data)以及读写数据段(RW Data),未初转载 2013-07-11 22:47:06 · 2824 阅读 · 0 评论