makefile简单认识

什么是makefile

• makefile 定义了一系列的规则来指定，那些文件需要先编译, 那些文件需要重新编译，如何进行链接等操作。
• makefile 就是 “自动化编译”, 告诉make命令如何编译和链接。

makefile 里包含什么内容

• 显示规则
• 隐晦规则
• 变量定义
• 文件指示
• 注释

Makefile 的规则

• target: 目标文件。可以是Object File, 也可以是标签(Lable)
• prerequisite：依赖文件, 即要生成那个target所需要的文件或其他的target
• comment：make 命令需要执行的命令

makefiel 示例

	# 当前目录存在 main.c tool.c tool.h 三个文件
	# 下面是makefile 文件内容
	main: main.o tool.o
		gcc main.o tool.o - main
	.PHONY: clean
	clean:
		-rm main *.o

---

执行 make 后输入如下:
cc -c -o main.o main.c
cc -c -o tool.o tool.c
gcc main.o tool.o -o main
并生成一个可执行文件main

• -o 指定可执行文件的名称
• clean: 标签, 不会生成"clean"文件，这样的target称为"伪目标"，伪目标的名字不能和文件名重复。clean一般放在文件最后。
• .PHONY: 显示地指明clean是一个"伪目标"

Makefile 是如何工作的

默认情况下:

1. make 会在当前目录下找名字叫 “Makefile” 或 “makefile” 的文件。
2. 如何找到，他会找到文件中第一个目标文件(target), 并把这个target作为最终的目标文件，如前面示例中的"main".
3. 如果main 文件不存在, 或 main 所依赖的 .o 文件的修改时间要比main文件新, 那么它会执行后面所定义的命令来生成main文件.
4. 如果 main 所依赖的 .o 文件也存在， 那么make会在当前文件中找到目标为 .o文件的依赖性, 若找到则根据规则生成.o文件。
5. make 在用 .o文件声明make的终极任务, 也就是执行文件 “make”.

makefile 中使用变量

objects = main.o tool.o
main: $(objects)
	gcc $(objects) -o main
.PHONY: clean
clean:
	-rm main $(objects)

执行make后输入如下
cc -c -o main.o main.c
cc -c -o tool.o too.c
gcc main.o tool.o -o main

• 为了Makefile的易维护，在Makefile中我们可以使用变量。Makefile的变量也就是一个字符串，理解为c语言中的宏 可能会更好.
• 比如, 我们声明一个变量，叫objects，于是，我们就可以很方便地在我们的Makefile中以 $(objects) 的方式来使用这个变量了。

引用其它的Makefile

# 法格式
include <filename>
# 举个例子，你有这样几个Makefile：a.mk, b.mk, c.mk 还有一个文件叫 foo.make, 以及一个变量$(bar), 其包含了 e.mk, f.mk
include foo.make *.mk $(bar)
# 等价于
include foo.make a.mk b.mk c.mk e.mk f.mk
# 如果找不到文件，而您希望make时不理会那些无法读取的文件而继续执行
# 可以在include前添加一个减号"-", 如：
-include <filename>

• 使用include 关键字可以把其他Makefile包含进来

Makefile环境变量 MAKEFILES

如何当前环境中定义了环境变量MAKEFILES，那么，make会把这个变量中的值作为一个类似include的动作。 
这个变量中的值是其他的Makefile，用空格分隔。只是，它和include 不同的是，
从这个环境变量中引入的Makefile的“目标” 不会起作用，如果环境变量中定义的文件发现错误，
make也不会理。但是建议不要使用这个环境变量，因为只要这个变量一被定义
，那么当你使用make时，所有的Makefile都会受到影响。也许有时候Makefile出现奇怪的事,
 那么可以查看当前环境变量中有没有定义这个变量。

Makefile 预定义的变量

Makefile 自动变量

Makefile 函数

• 不带参数

define FUNC
$(info echo "hello")
endef
# 调用
$(call FUNC)

• 带参数

define FUNC1
$(info echo $(1)$(2))
endef
# 调用
$(call FUNC1, hello, wolrd)

make 的工作流程

GUN的make工作是的执行步骤:

1. 读取所有的Makefile
2. 读入被include 的其他Makefile
3. 初始化文件中的变量
4. 推导隐晦规则，并分析所有规则
5. 为所有的目标文件创建依赖关系链
6. 根据依赖关系，决定哪些目标要重新生成
7. 执行生成命名