![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
时序分析
文章平均质量分 85
LRRRUI
这个作者很懒,什么都没留下…
展开
-
STA静态时序分析2——sdc exceptions约束总结
静态时序分析sdc exceptions路径约束命令总结,包括set_false_path, set_disable_timing, set_case_analysis, set_multicycle_path, set_sense, set_path_margin等的语法和用法。原创 2023-03-08 17:43:29 · 1960 阅读 · 0 评论 -
STA静态时序分析
时序报告的组成从左至右分别为 路径节点、该节点推动组件个数、负载电容、节点上信号转换时间、时序放宽调整derate值、该节点造成的延迟以及自路径起点至该节点的总延迟(延迟数值通过library的time table查表得到。对于q端r代表信号由0-1变化的延迟更长。Path分为四类:reg/clk-reg/d reg/clk-ouput input-reg/d input-output。交付前修复hold的优先级高于setup,因为setup影响的是性能,可以降频处理,而hold影响的是功能。原创 2022-09-23 19:35:11 · 969 阅读 · 0 评论 -
区分set_sense和set_disable_timing
*应用方法:**分频时钟的寄存器不与主时钟或者主时钟下的分频时钟有timing check,则可以使用set_sense -stop_propagation 在分频器定义的寄存器的CK pin上,cts阶段分频时钟单独长tree不与主时钟sink balnace,cts之后可以用remove_sense移出set_sense后做时序分析。比如,选择器单元存在选择输入端到输出端的时序弧,但是设计中不存在通过该单元选择端口到输出端口的时序路径,这样可以通过屏蔽该时序弧,指导时序分析跳过包含该。原创 2022-09-19 10:33:31 · 4281 阅读 · 0 评论