Nehalem微架构

熟悉Intel产品线的朋友都知道Intel会在偶数年里推出基于新架构的产品，而在奇数年中则是对原来的产品进行修补以及制程升级——Intel自己则把这种按部就班的“开发-改进-再开发-再改进”的循环称作"Tick-Tock"（钟摆式发展）。在今年，也就是2008年，Intel推出了新一代的Nehalem.

­

新的缓存管理机制    

    在单核时代，所有的缓存都归一个内核来管理，自然没有任何问题，进入双核时代之后，两个核心之间互相调用数据的情况是由发生。在第一代双核产品Pentimu D处理器中，Core 0需要用到Core 1的数据时，必须通过前端总线来中转，有人称这种协作关系就好像时粘在一起的两颗处理器。

    在Core微架构中，Intel工程人员引入了共享L2 Cache的设计，这样一来Core 0与Core 1就可以实现芯片级的数据共享。但随着4核，8核产品的上市，我们急需一种新的拓扑结构来适应多核时代的新变化。

    在Nehalem微架构中，每个核心都保留了64KB的L1 Cache（其中数据缓存与指令缓存各32KB），同时每个核心还拥有256KB的L2 Cache作为专享存储空间，在此基础上，所有的核心共享L3 Cache——以4核桌面级产品为例，一颗处理器共配置了256KB L1 Cache（64KB*4）1MB L2 Cache(256KB*4)以及8MB L3 Cache.

    拓朴结构问题解决了，工程师想出了一个办法来解决数据管理和调配，所有出现在L1以及L2 Cache中的数据，必须在L3 Cache中保留，也就是说以后任何一个内核只要在L3 Cache中找到该数据，就可以知道数据现在被哪个核心调用，而不是和以前一样向所有核心都求证一遍。

­

QPI总线

    长期一来，Intel使用FSB前端总线负责CPU于主板北桥等配件的通讯，虽然目前FSB总线频率已经达到了1600MHz，能够提供足够的带宽供桌面级产品使用，但是在服务器领域，FSB前端总线日益成为限制性能提升的瓶颈。

    在这种情况下，Nehalem引入了一种新的串行传输总线——Quick Patch Interconnect。QPI总线取代传统的FSB总线进行数据传送工作，QPI不仅可以负责CPU与北桥之间的通讯，还可以负责CPU与CPU之间的交流沟通。从这个意义上讲，QPI总线的作用等同于AMD处理器内部负责点对点传输任务的HyperTransport总线。

    Intel引入QPI总线的目的还不在于此，传统情况下一颗CPU要调用另一颗CPU的数据时需要四个步骤，但QPI总线具备智能管理功能，只需执行三个步骤就可以获取数据。

­

三通道内存

    自从Intel在i850芯片组上引入双通道的概念之后，CPU-北桥-DRAM的通讯架构就稳定下来，虽然中间曾更换过Rambus,DDR,DDR2以及DDR3 SDRAM，但是一直没有革命性的新技术出现。

    此次，Nehalem首先是将内存控制器从主板的北桥芯片移到了处理器中，Intel将其称为"Integrated Memory Controller(综合内存控制器，简称IMC)"。这样在AMD引入内存控制器5年之后，Intel也开始让处理器内置内存控制器，由此可以明显降低CPU获取内存数据时所需要的等待时间。

    其次，Intel的IMC单元采用了更加激进的设计，那就是引入“三通道内存”。在与DDR3 1333内存搭配时，3通道内存能提供峰值32GB/s的恐怖带宽，不过这么做也不是没有代价的，3通道内存再加上内存控制器将带来恐怖的针脚数量，所以Intel在高端产品中引入LGA 1366(Socket B)的设计，考虑到3通道内存高昂的实现成本，Intel在中端以及低端入门级产品上依然沿用了双通道的设计，但是触点仍然增加到1160个（LGA 1160），至于双核的移动产品，依然采用PGA封装，但也有恐怖的989个针脚。

­

同步多线程技术

    在NetBurst微架构后期，Intel为了维持性能上的优势，将Prescott核心的Pentium 4流水线拉长到了31级，细化后的流水线可以被分成若干个环节，然后执行不同的任务进程，Intel将其称为"Hyper-Threading Technology(超线程技术，简称HT)"。但过长的流水线需要进行大量的分支预测工作，一旦失准，就要把当前工作全部推到重新来过。着就造成Pentium 4 HT处理器空有高频率，发热量也大得惊人，性能的提高却相当有限。

    从原则上讲HT技术绝对是一项非常有意义的创新和尝试，如果假设当初HT遇到的不是流水线冗长的Prescott Pentium 4，而是更加精简高效的Core 2 Duo，结果会怎样？

    当然，只有14级流水线的Core 2 Duo最终还是与HT擦肩而过（当初的理由是过短的流水线没有必要引入超线程技术），但这并不代表Intel放弃了这方面的努力，现在Nehalem就在做这样的尝试——Simultaneous Multi-Threading(同步多线程技术，简称SMT)。

    新技术允许内核在同一时间运行两个不同的进程，以此来压缩多任务处理时所需要的总时间。这么做有两个好处，其一是提高处理器的计算性能，减少用户得到结果所需要的时间，其二就是更好的能效表现，这意味着在剩下的时间里节约更多的电能消耗。当然这么做有一个总前提——保证SMT不会重蹈HT所犯的错，而提供这个担保的则是在Core微架构中表现出色的分支预测设计。