- 博客(2)
- 收藏
- 关注
原创 System verilog 学习
SV是硬件描述语言,目前主要应用于验证和事务性建模。不可以综合。System C的抽象层级更高,是C++的类库和方法。数据类型状态类型位宽备注reg0/1/X/Z自定义wire0/1/X/Z自定义多个驱动,例如双向总线,需要定义为wirelogic0/1/X/Z自定义使用线网的地方可以使用logic,只能有一个驱动integer0/1/X/Z32-bit ,有符号,整型time0/1/X/Z64-bit,无符号,整型bit0/1自定义byte0/1。
2023-09-06 19:57:28 346
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人