![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
pcie
文章平均质量分 94
快乐的学习
越努力、越幸运
展开
-
AMBA总线APB、AHB、AXI(详细)总结附实例便于快速掌握
本文主要介绍APB、AHB和AXI总线的相关内容,同时对比三种总线的差异,附图和应用场景方便读者快速掌握。原创 2023-10-02 16:52:14 · 2766 阅读 · 0 评论 -
PCIe中断之MSI和MSI-X的区别(详细)总结附图文快速掌握
本文主要介绍MSI和MSI的基本概念和差异,通过图文的方式方便读者快速掌握,最后章节也简单介绍了INTx的基本概念。MSI(Message Signaled Interrupts)是一种通过在内存中写入信息来产生中断的方式,其中内存地址由设备驱动程序和硬件设备协商确定。MSI与传统的中断线不同,它不需要单独的中断线,而是通过PCI总线进行通信。原创 2023-08-19 17:41:50 · 6596 阅读 · 0 评论 -
PCIe事务层(详细)总结-PCIe专题知识(六)
本文主要讲解PCIe事务层(Transaction Layer)的主要功能,通过图文解析方便读者快速掌握,同时有PCIe专题讲解整个PCIe的相关知识。在PCIe体系结构中,数据报文首先在设备的核心层(Device Core)中产生,然后再经过该设备的事务层(Transaction Layer)、数据链路层(Data Link Layer)和物理层(Physical Layer),最终发送出去。而接收端的数据也需要通过物理层、数据链路和事务层,并最终到达Device Core。原创 2023-05-14 22:08:25 · 1579 阅读 · 1 评论 -
PCIe热插拔机制(详细)总结-PCIe专题知识(五)
本文主要讲述PCIe热插拔机制,通过图形方式方便读者快速掌握。如果在PCIe设备不支持热插拔的条件下,在不断电的情况下插拔一块PCIe SSD时,很可能会对主板或PCIe插槽造成损毁。为了放置意外的发生,PCIe Spec设计了一种"No Surprise"热插拔机制,即,当用户要插拔PCIe设备时,必须先通知系统软件做好准备,然后通过指示灯告知用户热插拔的状态。PCIe总线的热插拔主要指的是PCIe卡设备的热插拔以及相关的实现机制等。原创 2023-05-10 00:02:57 · 8190 阅读 · 0 评论 -
8b/10b编码方式(详细)总结附实例快速理解
本文主要通过图文方式介绍8b/10b编码,具体转换方式通过实例解析,方便读者快速掌握。8b/10b编码也叫做8字节/10字节,是目前高速串行通信中经常用到的一种编码方式,直观的理解就是把8bit数据编码成10bit来传输。该编码方式最初是由IBM公司在1983年发明并应用于ESCON[200M互联系统],由AI widmer和Peter Franaszek在IBM的刊物“研究与开发”上提出。原创 2023-05-03 11:44:17 · 9290 阅读 · 2 评论 -
PCI总线及发展历程(详细)总结
PCI总线简介PCI(Peripheral Component Interconnect:外部设备互连)是由SIG集团推出的总线结构。它具有132 MB/S的数据传输率及很强的带负载能力,可适用于多种硬件平台,同时兼容ISA、EISA总线,PCI总线是一种高性能局部总线,是为了满足外设间以及外设与主机间高速数据传输而提出来的,在数字图形、图像和语音处理,以及高速实时数据采集与处理等对数据传输率要求较高的应用中,采用PCI总线来进行数据传输,可以解决原有的标准总线数据传输率低带来的瓶颈问题。PCI可插接显原创 2022-03-01 17:15:33 · 4194 阅读 · 0 评论 -
PCIe物理层弹性缓存机制(详细)解析-PCIe专题知识(四)
本文主要介绍PCIe物理层弹性缓存机制用于同步时钟。PCIe物理层弹性缓存(Elastic Buffer,又称为CTC Buffer或者Synchronization Buffer)。其本质上是一种FIFO,主要用于解决跨时钟域问题。当然,PCIe的弹性缓存还用于补偿时钟误差(Compensate for the clock differences)。原创 2023-05-05 22:14:10 · 2591 阅读 · 0 评论 -
PCIe物理层链路训练和初始化(详细)总结附图文解析-PCIe专题知识(三)
本文主要介绍PCIe物理层链路训练和链路初始化的详细过程。物理层实现了链路训练(Link Training)和链路初始化(Link Initialization)的功能,这一般是通过链路训练状态机(Link Training and Status State Machine,LTSSM)来完成的主要流程为上电后两侧根据PCIe总线协议进入LTSSM流程;该过程是一套硬件自动化的流程,链路双方自动协商速率和宽度,调节发送和接收参数,从而达到最佳信号质量。1、初始状态,探测对方是否存在。原创 2023-05-04 23:41:40 · 8590 阅读 · 0 评论 -
PCIe物理层详细总结-PCIe专题知识(一)
本文主要对PCIe物理层的组成、功能进行详细的总结,通过图文的方式方便读者快速掌握。物理层是PCIe总线的最底层,将PCIe设备连接在一起。PCIe总线的物理电气特性决定了PCIe链路只能使用端到端的连接方式。PCIe总线的物理层为PCIe设备间的数据通信提供传送介质,为数据传送提供可靠的物理环境,发送端数据链路层(Data Link Layer)的DLLP和TLP报文通过物理层(Physical Layer)发送至接收端的物理层,再传送至接收端的数据链路层。原创 2023-05-01 08:01:34 · 6304 阅读 · 1 评论 -
PCIe数据链路层图文详细总结-PCIe专题知识(二)
本文主要介绍数据链路层的相关知识,通过详细的图文解析,方便读者快速掌握。PCIe 总线的数据链路层(Data Link Layer)处于事务层和物理层之间,主要进行链路管理(Link Management)、TLP错误检测,Flow Control和Link功耗管理,负责数据链路层包(Data Link Layer Packet,DLLP)的创建,解码和校检,保证来自事务层的 TLP 在 PCIe 链路中的正确传递。原创 2023-05-03 08:29:06 · 3697 阅读 · 0 评论