verilog实现占空比为1/2的奇数分频电路
最近正在准备找工作,由于是做FPGA开发,所以verilog实现技术分频电路是一道经常出现的题目,三分频,五分频电路等等;经过一下午时间总结出了一个通用电路,可以实现任意奇数分频电路。verilog代码如下:module fenpin3(clk,clkout,rst);//奇数分频电路,能够进行3,5,7分频input clk,rst;output clkout;reg
原创
2013-07-06 19:33:06 ·
4215 阅读 ·
2 评论