技术文献
文章平均质量分 66
lujun612
软件嵌入式工程师
展开
-
pcb设计流程
用PROTEL99制作印刷电路版的基本流程 一、电路版设计的先期工作 1、利用原理图设计工具绘制原理图,并且生成对应的网络表。当然,有些特殊情况下,如电路版比较简单,已经有了网络表等情况下也可以不进行原理图的设计,直接进入PCB设计系统,在PCB设计系统中,可以直接取用零件封装,人工生成网络表。2、手工更改网络表 将一些元件的固定用脚等原理图上没有的焊盘定义到与它相通的网络上,没任何物理连接转载 2007-08-25 20:30:00 · 899 阅读 · 0 评论 -
上拉电阻下拉电阻的总结
上拉电阻:1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。2、OC门电路必须加上拉电阻,才能使用。3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄转载 2007-09-07 22:36:00 · 763 阅读 · 0 评论 -
FPGA设计中关键问题的研究
随着FPGA(Field Programmable Gate Array)容量、功能以及可靠性的提高,其在现代数字通信系统中的应用日渐广泛。采用FPGA设计数字电路已经成为数字电路系统领域的主要设计方式之一[1]。在信号的处理和整个系统的控制中,FPGA不但能大大缩减电路的体积,提高电路的稳定性,而且其先进转载 2007-09-07 22:34:00 · 1154 阅读 · 1 评论 -
电路中的名词解释
FPGA设计检查清单介绍 FPGA设计检查清单介绍本检查清单向你揭示了如何提高你的FPGA设计的速度和可靠性本检查清单适用于Xilinx公司的Virtex系列FPGA采用这些技巧应该能改进你的设计性能本检查清单应该能帮助所有的FPGA设计者更好地利用FPGA资源并避免常见的问题如果你不能理解所有的这些技巧请查阅FPGA设计培训资料注意对于CPLD这些技巧有所不同建立你的HD转载 2007-09-21 20:04:00 · 1421 阅读 · 0 评论 -
FPGA中的时钟大讨论
关于时钟的讨论无沦是用离散逻辑、可编程逻辑,还是用全定制硅器件实现的任何数字设计,为了成功地操作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为,并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型:全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括转载 2007-09-21 20:13:00 · 1850 阅读 · 0 评论