![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
我可以睡到中午吗
这个作者很懒,什么都没留下…
展开
-
在VIVADO中实现FFT/IFFT
主要思路:(这应该是最简单的方法了)DDS生成一个固定频率的正交信号例化两个FFTIP核分别用作FFT核IFFT变换将DDS信号输入到FFT,再将FFT的信号输出到IFFT中1. dds生乘固定频率正弦信号调用DDS IP核,进行如下设置,生成10MHz正弦信号:2.调用FFT IP核 进行如下设置3.编写Verilog程序,例化IP核,将3个模块连接起来...原创 2019-05-24 15:36:08 · 12289 阅读 · 30 评论 -
matlab和verilog模拟VIVADO中DDS的IP核功能
原创 2019-05-16 11:41:37 · 1065 阅读 · 0 评论