自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(2)
  • 收藏
  • 关注

原创 VScode提示“调试中的Python路径设置无效” 的解决方案

VSCode中配置Python环境时出现“调试中的Python路径设置无效”问题现象:VScode提示“调试中的Python路径设置无效”解决方法问题现象:VScode提示“调试中的Python路径设置无效”现象如图所示:图1:调试中的Python路径设置无效在这里插入图片描述解决方法根据网上的很多方法,都试过,但是都不行,但是又不愿意重装,但是实际解决该问题比较简单。1.在注册表中添加对应的路径,比如我的路径添加情况如如下:Administrator 用户环境变量添加了(根据你的Pyt

2021-09-29 10:59:04 7068

转载 异步FIFO的Verilog 设计

Verilog 设计 异步FIFO异步FIFO用于跨时钟域的数据通信模块之间数据互联跨时钟域的问题解决方法Verilog 代码实现异步FIFO用于跨时钟域的数据通信模块之间数据互联跨时钟域的问题由于读指针是属于读时钟域的,写指针是属于写时钟域的,而异步FIFO的读写时钟域不同,是异步的,要是将读时钟域的读指针与写时钟域的写指针不做任何处理直接比较肯定是错误的,因此我们需要进行同步处理以后仔进行比较。解决方法1.使用异步信号进行使用的时候,好的设计都会对异步信号进行同步处理,同步一般采用多级D触发器

2020-09-12 14:49:32 208

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除