AMR概述
ARM处理器是一种16/32位高性能、低成本、低功耗的嵌入式1RISC微处理器。由于具有上述的这些特点，它目前已经成为应用最为广泛的嵌入式处理器。从事嵌入式行业很有必要对其进行系统地学习，深入了解芯片架构以及掌握其工作原理，对后续底层地学习（boot、内核、文件系统）有着很大的帮助，同时对于奇形怪状的bug也会有着更为准确地定位。要想设计出性能优良的系统更是不能对ARM的架构不熟。
ARM处理器的运行模式
ARM处理器共有7种运行模式，如图所示：
除了用户模式之外的其他6种处理器模式称为特权模式，这里的特权模式指的是，处于这种模式下程序可以访问所有的系统资源，以及任意的进行处理器模式的切换。其中除了系统模式外，其它5种特权模式又称为异常模式。
上述不同处理器模式的切换，可以通过软件修改相应的标志位（CPSR）来切换2。也可以通过外部中断或异常处理来切换。当系统发生异常中断时，处理器进入相应的异常模式，每一种异常模式种都有一组寄存器，供相应的异常处理程序使用，这样可以保证用户模式下的寄存器不被破坏3。
平时运行在用户模式下的程序想要访问系统资源，只能通过软中断（SWI）来实现。平常的系统调用（read write）都是通过SWI来访问系统资源的。
ARM寄存器
ARM处理器共有37个寄存器。包括：
=>31个通用寄存器。有R0-R14，PC。
1.未备份寄存器（R0-R7），所有的模式通用，存在竞争关系。在模式切换的时候，里面的数据会被改变。
2.备份寄存器（R8-R14）：其中只有在快速中断模式会有独立的R8-R124，其它模式共用。由于R13常用来做栈指针，R14用来做连接寄存器，R14可用来保存异常的返回地址以及当前子程序的返回地址。所以这两个寄存器在每种模式下都有相应的物理寄存器。
3. 程序计数器R15，不管在何种模式下，都只有一个，因为这个是程序获取需要运行指令的寄存器。ARM处理器中采取了流水线机制5,所以PC寄存器中的地址和当前执行指令存在偏差，具体多少需要参考ARM处理器的架构。
- note：给PC复制时需要特别注意，运行ARM指集时。ARMV4及更高的指令集版本中只能复制以字对齐（即低两位是00）的数据，否则会出现错误。而指令集低的版本中可以随意复制（最好别太随意，养成好的习惯），ARM会自动忽略低两位。运行thumb指令集时系统将忽略bit0的数据。BX指令还会利用PC的bit0来区分是thumb指令集还是arm指令集。
=>6个状态寄存器，其中有CPSR和异常模式下的SPSR（由于程序运行于正常模式，所以没有正常模式的SPSR）。格式以及介绍如下图：
ARM体系的异常中断。
ARM中断的种类
在ARM中每一种异常中断都有各自的备份寄存器组，详情看上一小节。ARM中同时有多个异常中断发生时，可以根据各个异常中断的优先级选择响应优先级最高的异常中断。
ARM处理器对中断的响应流程
ARM处理器对异常中断的响应过程如下：
- 保存处理器当前程序状态寄存器（CPSR）的内容到将要执行的异常中断对应的存储程序状态寄存器中（SPSR）。
- 设置当前程序状态寄存器CPSR中相应的位，禁止IRQ,禁止FIQ6以及设置成即将要进入的模式。
- 设置寄存器Lr_mode为返回地址7。
- 将程序计数器（PC）设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处理程序处。
开始中断处理······
- 恢复被中断的程序状态寄存器的内容。
- 返回到发生异常中断的指令的下一条指令处执行，把R14的值复制到程序计数器（PC）中。
ARM体系中的存储系统
这里只概略的讲解下ARM的存储格式，在ARM体系中存在字、半字、字节。在存储中最好是字单元遵守字对齐，半字遵守半字对齐。对于非对齐的存储，在访问时可能出现执行的结果不可预知或者是访问地址中的低位被忽略（半字低1bit，字低2bit）
这里顺便讲解下存储中的大小端，大端存储：低地址存放高字节数据；小端：低地址存放低字节数据，如下图。
嵌入式系统是指以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能、可靠性、成本、体积和功耗严格要求的专用计算机 ↩︎
通过软件切换的前提是当前处理器已经处于特权模式。 ↩︎
系统模式并不是通过异常过程进入的，刚上电的时候系统进入系统模式。它和用户模式具有完全一样的寄存器组。 ↩︎
由于快速中断模式需要快速地处理器处理异常，所以给它配备了独立的R8-R12寄存器，用来减少寄存器的保存以及恢复操作，从而减少切换时间。 ↩︎
在指令执行的时候，处理器会预先获取后面需要执行的指令。 ↩︎
异常处理过程中，需要把FIQ和IRQ禁止，要不然在异常还没有处理完的时候，又去响应别的异常。 ↩︎
保存返回地址的时候存在换算，需要根据具体的芯片来计算。 ↩︎
1957
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
