- 博客(6)
- 收藏
- 关注
RSS订阅原创 HDLBits_Getting Started教程
HDLBits_Getting StartedGetting StartedOutput Zero
2021-08-24 10:37:16
169
原创 systemverilog新增的always_comb，always_ff，和always_latch语句
在Verilog中，设计组合逻辑和时序逻辑时，都要用到always：always @(*) //组合逻辑if(a > b)out = 1;elseout = 0;always @(posedge clk) //时序逻辑 flip-flop触发器if(en)out <= in;仅从关键字上，看不出设计者想要一个什么样的电路。 SystemVerilog把always关键字细化了。对不同的设计要求有不同的关键字：always_comb //组合逻辑if(a >
2020-10-24 13:27:59
2268
原创 verilog状态机的三种写法
1，单always块结构(一段式)：always @(posedge clk ) begincase(FSM)st0；beginout0;//输出if(case0) FSM<=st1;//状态转移endst1；beginout1;//输出if(case0) FSM<=st2;//状态转移end……default:endcaseend单always块把组合逻辑和时序逻辑放在一个时序always块描述。输出时为
2020-10-24 13:27:23
2291
原创 FPGA_黑金AX301B_示例代码_001_LED
示例代码_001_LED****************LED流水灯*************`timescale 1ns/1ps//=======================================//模块声明//========================================module led( clk, //the clock on t...
2020-02-25 10:22:28
945
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人