m0_37822308的博客

原创 FPGA设计中对输入信号的处理（转）

1.输入信号为什么要寄存 一般来说，在全同步设计中，如果信号来自同一时钟域，各模块的输入不需要寄存。只要满足建立时间，保持时间的约束，可以保证在时钟上升沿到来时，输入信号已经稳定，可以采样得到正确的值。但是如果模块需要使用输入信号的跳变沿(比如帧同步信号)，千万不要直接这样哦。 always @ (posedge inputs) begin … end 2.所有信号都需要寄存两...