IO电平匹配

        最近在使用RS485做数据传输，使用器件TI的AD1486，5V的485器件。控制芯片使用的是FPGA芯片，借口电平只能为LVCMOS，也就是3.3V。最初在设计电路时想当然的把之前的设计电路抄了过去，也就是用匹配电平分压，分压电阻6.8K和10K。如下图所示。

        

 这样的电平分压之前使用场景为传感器信号采集，频率低，使用正常，现使用数据场景，数据频率可到10MHz，使用过程中发现使用大阻值的分压电阻会导致方波在上升沿怕生较缓，并在FPGA判决电平位置形成一个米勒平台，导致FPGA识别的方波占空比发生变化。

         因为不好更改PCB板故后期只是更改的匹配电阻，阻值变小为1.69K和1.1K，这个现象消除，但是单板功耗会随之升高。为了降低功耗和优化波形后期还是要更换为电平转换芯片。