高速电路设计实践
文章平均质量分 82
学习笔记
T触发器
射频工程师
电源工程师
上位机软件工程师
低温等离子体工程师
展开
-
高速电路中的电源设计(一)
与电源相关的经典案例案例4-1 LDO输出电源电平低于设置值某单板利用Linear公司的LDO芯片LT1086-ADJ,从3.3v电源产生2.5v电源,测试时发现输出电源的电压只有2.3V。所有设计都没有问题按照公式计算完全正常。问题出在LDO都有一个输入输出最小压差的要求,此芯片要求压差为1V,因此最大输出为2.3V解决办法:使用支持低压差的芯片。以后注意:散热、压差、纹波、滤波电容选择(容值、器件类型)案例4-2 电源芯片欠压保护电路导致上电时序不满足设计图中要求1.2V在1.8V之后5原创 2021-03-31 22:07:46 · 3020 阅读 · 1 评论 -
第三章 高速电路逻辑器件选型及高速逻辑电平应用
案例 3-5LVDS电平的端口空闲上下拉电阻引线过长,如果附近有干扰源,则会产生超过阈值电平的有效摆幅,对芯片产生逻辑干扰。解决方法:删除上下拉走线、或者在FPGA芯片内部关闭空闲端口讨论:使用CMOS或者TTL等单端电平不至于对LVDS等差分信号电平造成干扰。但是此种共模噪声在差分线上会产生EMI辐射,造成电磁环境干扰。解决办法:增加两种信号线之间的距离。使用低驱动能力的单端信号电平或将端口设置为弱电流输出LVDS端口保护1.端接100Ω电阻保护2.使用专门的保护电路,例如端接电阻及上下偏置原创 2021-03-17 16:01:54 · 2551 阅读 · 0 评论 -
第二章 阻容感磁珠选型及应用--- 电阻电容
电阻的选型及应用串联电阻过大,导致板与板之间信号质量下降在多板协同设计的时候板与输出接口会串联电阻以确保热插拔,但是电阻串联过大的时候就会出现高低电平超出门限电阻额定功率过小导致单板存在缺陷,在全速长时间工作的时候,电阻会出现爆裂串联1Ω电阻用于全频段抑制噪声,但是在电流较大的时候,电阻的发热功率增加,导致超出散热极限,发生爆裂。兼容两种时序(走线长度)的设计使用焊接或者不焊接以及0Ω电阻的方式对走线进行片选,需要注意PCB布线不能有天线出现4.电阻的应用要点阻值尺寸额定功率精度原创 2021-02-11 00:48:03 · 1095 阅读 · 9 评论