https://www.yuque.com/docs/share/98433f6f-135c-472c-bb7f-eb0b7a692097?# 《期末复习试卷》
一、填空题(每空2分,共20分)
1、(11000101.1010)B= C5.A H。
2、基本逻辑运算有与、或、 非 3种。
3、当 1 。(异或:正非+非正 相同为0,相异为1)
4、OC门的输出端可并联使用,实现 线与 功能。
5、输出只与当时的输入有关的电路称为 组合逻辑电路 。
6、三输入变量的译码器,输出端的个数是 8 。 // 2 ^3
7、一个4选1的数据选择器,应有 2 个地址输入端。A/B端口
8、JK触发器的特性方程是Q*= JQ'+K'Q 。
解析:
RS触发器:Q*=S+R`Q (SR=0);
D触发器: Q*=D;
T触发器:Q*=T⊕Q;
JK触发器:Q=JQ`+K`Q。
9、1024×8的RAM,其地址线有 10 根,数据线有 8 根。 // 2 *10 + 8根
二、单项选择题(每题2分,共20分)
1、某与非门有A、B、C三个输入变量,当B=1时,其输出为( C )。
A、0 B、1 C、 D、AC
解析:(ABC)' ,当B=1时,输出(AC)';
2、与逻辑式相等的式子是( D )。
A、BC B、1+BC C、A D、
解析:A + A'B = (A+A') (A+B) = A+ B
3、用0、1两个符号对100个信息进行编码,则至少需要( B )。
A、8位 B、7位 C、9位 D、6位
解析:2 ^7 = 128 > 100;
4、TTL 集成电路 74LS138 是3/8线译码器,译码器为输出低电平有效,若输入为=101,则输出:( B )。
A、00100000 B、11011111 C、11110111 D、00000100
解析:4+1=5 =>在这个位置上为有效,即低电平,为0,其余都是1
5、指出下列各式中哪个是三个变量函数的最小项(A )
6、一个T触发器,在T=1时,加上时钟脉冲,则触发器( D )。
A、保持原态 B、置0 C、置1 D、翻转
7、如下四个逻辑电路的状态转移图,其中不具备自启动特性的是( B )。
8、在同步计数器中,各触发器状态改变时刻( A )
A、相同 B、不相同 C、与触发器有关 D、与电平相同
解析:同步计数器使用同一时钟
9、构成时序逻辑电路必须有的元器件是( C )
A、与非门 B、加法器 C、触发器 D、定时器
10、只有暂稳态的电路是(B )。
A、单稳态触发器(有一个稳定状态和一个暂稳态) B、多谐振荡器(只有两个暂稳态) C、施密特触发器(两个稳定状态) D、定时器
解析:施密特触发器有两个稳态;单稳态触发器只有一个稳态;多谐振荡器有0个稳态
三、根据已知条件,画出输出波形(每题5分,共10分)
1、
解:
2、边沿D触发器输入波形如下图所示,试画出Q端波形,假设触发器的初始状态为Q=0。
解:
解析:7、边沿触发-D型触发器_wyr_的博客-CSDN博客_边沿d触发器
总结就是:每当时钟输入由0变为1时,Q端输出就会发生变化
四、分析题(每题10分,共20分)
1、(10分)试分析如图所示电路的逻辑功能,图中输入信号A、B、C是一组3位二进制代码。要求写出逻辑函数表达式,列真值表,并简要说明电路的逻辑功能。
1)
2)真值表:
3)当输入三位代码中 1 的个数为奇数时输出为 1,其他输出为 0 — 检奇电路。
2、(10分)试分析如图所示电路。图中74163为同步二进制加法计数器,其功能表如表1所示。要求:
1)画出Q3Q2Q1Q0完整的状态图;2)说明电路的逻辑功能(几进制计数器);3)该计数器是采用什么方式实现的?(同步清零或同步置数)
状态图:
由Q3Q2Q1Q0 = 1011
知其为12进制加法计数器
逻辑功能:采用同步清零法构成的12进制同步加法计数器。
解析:清零端CR',置数端LD'
需要时钟配合的清零为同步,不需要为异步;
同步是指与时钟同步,即时钟触发条件满足时检测清零信号是否有效,有效则在下一个时间周期的触发条件下,执行清零,异步是清零信号有效时,无视触发脉冲,立即清零;
例如74LS161采用异步清零,而74LS162,74LS163采用的是同步清零。在同步清零的计数器电路中,RD'出现低电平后要等下一个CLK信号到达时才能将触发器清零。而在异步清零的计数器电路中,只要RD'出现低电平,触发器立即被置零,不受CLK的控制。
五、设计题(每题10分,1、2、3题选做任意两题,共20分)
1、(10分)设计三人表决电路。每人一个按键,如果同意则按下,不同意则不按。结果用指示灯表示,多数同意时指示灯亮,否则不亮。要求:
1)列真值表; 2)写出最简与或表达式; 3)画逻辑图;
2、(10分)试用3线—8线译码器74HC138(逻辑符号、功能表如下图所示)和门电路产生逻辑函数
3、(10分)试用下降沿触发的边沿JK触发器和门电路为组件,设计一个按自然二进制态序变化的同步六进制加法计数器,要求写出必要的设计步骤,画出逻辑电路图,并检查电路的自启动能力。
2)选择3个CP下降沿触发的边沿JK触发器
根据状态图,画出输出和次态的卡诺图
利用卡诺图化简,求输出方程和状态方程
6)画逻辑电路图
7)检查电路的自启动能力
数字逻辑复习题
数字电路按照是否具有记忆功能通常可分为两类: 组合逻辑电路 、 时序逻辑电路 。
已知逻辑函数F=A⊕B,它的与非-与非表达式为 ,或与非表达式为 。
5个变量可构成 32 个最小项,变量的每一种取值可使 1 个最小项的值为1。
555定时器构成的施密特触发器,若电源电压VCC=12V,电压控制端经0.01µF电容接地,则上触发电平UT+ = 8 V,下触发电平UT–= 4 V。
解析:输入控制端接电容接地,所以两个比较器对应2/3V 和1/3V,也为两个阈值电压V+ V−,故回差电压=V+ − V−=1/3V
若ROM具有10条地址线和8条数据线,则存储容量为 1K×8 比特,可以
存储 1024 个字节
解析:存储容量 = 2^地址线数N X 数据线数M
每8个位(bit)组成一个字节(byte)
位简写为小写字母“b”,字节简写为大写字母“B”
1B=8b
依题意
得到存储容量 = 2^10 X 8 =8K (bit),可以存储1024(即1K)个字节
对于JK触发器,若J=K,则可完成 T 触发器的逻辑功能;若,则可完成 D 触发器的逻辑功能。
逻辑函数有四种表示方法,它们分别是(真值表)、( 逻辑图式)、( 逻辑表达式子 )和(卡诺图 )。
选择题
2.以下电路中常用于总线应用的是(A )
A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门
5. 存储8位二进制信息要多少个触发器(D )
A.2 B.3 C.4 D.8
6.多谐振荡器可产生的波形是( B )
A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波
7.一个16选一的数据选择器,其地址输入(选择控制输入)端的个数是( C )
A.1 B.2 C.4 D.16
8.引起组合逻辑电路中竟争与冒险的原因是(C )
A.逻辑关系错; B.干扰信号; C.电路延时; D.电源不稳定。
9.同步计数器和异步计数器比较,同步计数器的最显著优点是(A )
A.工作速度高 B.触发器利用率高
C.电路简单 D.不受时钟CP控制
12.一个无符号10位数字输入的DAC,其输出电平的级数是( C )
A.4 B.10 C.1024 D.100
解析:2的10次方为1024
一个无符号10位数字量输入的DAC,其分辨率为几位?
分辨率为1/(2^n-1)
即1/1023
概念:
数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
TTL与非门的多余输入端可以接固定高电平。
异或函数与同或函数在逻辑上互为反函数。